Analise e simulação de protocolos de coerencia de cache para sistemas multiprocessados

Detalhes bibliográficos
Ano de defesa: 1994
Autor(a) principal: Atta, Antonio Carlos Fontes
Orientador(a): Não Informado pela instituição
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: [s.n.]
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Memória cache
Sistemas de memória de computadores
Link de acesso: https://hdl.handle.net/20.500.12733/1581058
Resumo: Orientador : Celio Cardoso Guimarães
id UNICAMP-30_d2fa9fa75edc4cd79090bbef9708481f
oai_identifier_str oai::71871
network_acronym_str UNICAMP-30
network_name_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository_id_str
spelling Analise e simulação de protocolos de coerencia de cache para sistemas multiprocessadosMemória cacheSistemas de memória de computadoresOrientador : Celio Cardoso GuimarãesDissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Matematica, Estatistica e Ciencia da ComputaçãoResumo: Para garantir um rendimento aceitável dos sistemas multiprocessados de memória compartilhada através da redução das disputas pelo acesso à memória e à rede de interconexão, memórias cache têm sido utilizadas, a exemplo dos sistemas monoprocessados, para armazenar localmente as informações mais freqüentemente requeridas pelos processadores. A possibilidade de existência de diversas cópias de um mesmo dado espalhadas pelos caches do sistema, entretanto, dá origem ao problema da consistência ou coerência da informação armazenada em cache nos sistemas multiprocessados. Nesta dissertação, nós avaliamos conceitualmente algumas das soluções propostas para o problema, explorando tanto as soluções voltadas a sistemas multiprocessados que adotam o barramento como rede de interconexão, quanto as soluções voltadas a redes mais genéricas, como as redes tipo multiestágios. Adicionalmente, o estudo dessa última classe de soluções é aprofundado para 2 soluções básicas da classe, a que emprega diretórios totalmente mapeados e a que emprega diretórios limitados, sendo proposta uma extensão à técnica de diretórios limitados de modo a tornar seu desempenho tão alto quanto o obtido com os diretórios totalmente mapeados - mais caros em termos de espaço - mantendo a mesma eficiência de espaço da solução original. Para comparar as três soluções foi desenvolvido um simulador baseado na geração sintética de referências à memória a partir das estatísticas divulgadas de aplicações paralelas reais.Abstract: In order to guarantee reasonable performance of shared-memory multiprocessors reducing memory and interconnect network contention, cache memories have been used, as in uniprocessors systems, to keep locally frequently required by processors information. The possibility of existence of many modifiable copies of the same data spread into the caches of the system originates the cache coherence problem though. In this dissertation, we conceptually study some of the proposed solutions to the problem, exploring solutions suitable for shared bus multiprocessors and solutions oriented to systems where the processors and memories are interconnected by more general networks, such as multistage network. Furthemore this last class of solutions is detailed for 2 basic techniques, full map directories and limited directories. We propose an extension to the limited directory technique with the aim of getting performance as high as with full map directories - which are more expensive with regard to space - but with the same space efficiency of the original solution. In order to compare these 3 solutions we developped a simulator based on synthetic trace derived from real applications.MestradoMestre em Ciência da Computação[s.n.]Guimarães, Célio Cardoso, 1942-Machado, Nelson CastroToledo, Maria Beatriz Felgar deUniversidade Estadual de Campinas (UNICAMP). Instituto de Matemática, Estatística e Ciência da ComputaçãoPrograma de Pós-Graduação em MatemáticaUNIVERSIDADE ESTADUAL DE CAMPINASAtta, Antonio Carlos Fontes19941994-02-03T00:00:00Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdf132f. : il.https://hdl.handle.net/20.500.12733/1581058ATTA, Antonio Carlos Fontes. Analise e simulação de protocolos de coerencia de cache para sistemas multiprocessados. 1994. 132f. Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Matematica, Estatistica e Ciencia da Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1581058. Acesso em: 27 fev. 2025.https://repositorio.unicamp.br/acervo/detalhe/71871porreponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)instname:Universidade Estadual de Campinas (UNICAMP)instacron:UNICAMPinfo:eu-repo/semantics/openAccess2022-05-25T10:13:14Zoai::71871Biblioteca Digital de Teses e DissertaçõesPUBhttp://repositorio.unicamp.br/oai/tese/oai.aspsbubd@unicamp.bropendoar:2022-05-25T10:13:14Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)false
dc.title.none.fl_str_mv Analise e simulação de protocolos de coerencia de cache para sistemas multiprocessados
title Analise e simulação de protocolos de coerencia de cache para sistemas multiprocessados
spellingShingle Analise e simulação de protocolos de coerencia de cache para sistemas multiprocessados
Atta, Antonio Carlos Fontes
Memória cache
Sistemas de memória de computadores
title_short Analise e simulação de protocolos de coerencia de cache para sistemas multiprocessados
title_full Analise e simulação de protocolos de coerencia de cache para sistemas multiprocessados
title_fullStr Analise e simulação de protocolos de coerencia de cache para sistemas multiprocessados
title_full_unstemmed Analise e simulação de protocolos de coerencia de cache para sistemas multiprocessados
title_sort Analise e simulação de protocolos de coerencia de cache para sistemas multiprocessados
author Atta, Antonio Carlos Fontes
author_facet Atta, Antonio Carlos Fontes
author_role author
dc.contributor.none.fl_str_mv Guimarães, Célio Cardoso, 1942-
Machado, Nelson Castro
Toledo, Maria Beatriz Felgar de
Universidade Estadual de Campinas (UNICAMP). Instituto de Matemática, Estatística e Ciência da Computação
Programa de Pós-Graduação em Matemática
UNIVERSIDADE ESTADUAL DE CAMPINAS
dc.contributor.author.fl_str_mv Atta, Antonio Carlos Fontes
dc.subject.por.fl_str_mv Memória cache
Sistemas de memória de computadores
topic Memória cache
Sistemas de memória de computadores
description Orientador : Celio Cardoso Guimarães
publishDate 1994
dc.date.none.fl_str_mv 1994
1994-02-03T00:00:00Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://hdl.handle.net/20.500.12733/1581058
ATTA, Antonio Carlos Fontes. Analise e simulação de protocolos de coerencia de cache para sistemas multiprocessados. 1994. 132f. Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Matematica, Estatistica e Ciencia da Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1581058. Acesso em: 27 fev. 2025.
url https://hdl.handle.net/20.500.12733/1581058
identifier_str_mv ATTA, Antonio Carlos Fontes. Analise e simulação de protocolos de coerencia de cache para sistemas multiprocessados. 1994. 132f. Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Matematica, Estatistica e Ciencia da Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1581058. Acesso em: 27 fev. 2025.
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv https://repositorio.unicamp.br/acervo/detalhe/71871
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
132f. : il.
dc.publisher.none.fl_str_mv [s.n.]
publisher.none.fl_str_mv [s.n.]
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
instname:Universidade Estadual de Campinas (UNICAMP)
instacron:UNICAMP
instname_str Universidade Estadual de Campinas (UNICAMP)
instacron_str UNICAMP
institution UNICAMP
reponame_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
collection Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)
repository.mail.fl_str_mv sbubd@unicamp.br
_version_ 1829137355012833280

Registros relacionados