Exploring hierarchy, adaptability and 3D in NoCs for the next generation of MPSoCs
Ano de defesa: | 2014 |
---|---|
Autor(a) principal: | |
Orientador(a): | |
Banca de defesa: | |
Tipo de documento: | Tese |
Tipo de acesso: | Acesso aberto |
Idioma: | eng |
Instituição de defesa: |
Não Informado pela instituição
|
Programa de Pós-Graduação: |
Não Informado pela instituição
|
Departamento: |
Não Informado pela instituição
|
País: |
Não Informado pela instituição
|
Palavras-chave em Português: | |
Palavras-chave em Inglês: | |
Link de acesso: | http://hdl.handle.net/10183/94764 |
Resumo: | A demanda por sistemas com elevado desempenho tem trazido a necessidade de aumentar o número de elementos de processamento, surgindo os chamados Sistemas em Chip Multiprocessados (MPSoCs). Além disso, com a possibilidade de redução da escala tecnológica na era submicrônica, permitindo a integração de vários dispositivos, os chips têm se tornado ainda mais complexos. No entanto, com o aumento no número de elementos de processamento, as interconexões são vistas com o principal gargalo dos sistemas-em-chip. Com isso, uma preocupação na forma como tais elementos se comunicam e estão interconectados tem sido levantada, uma vez que tais características são cruciais nos aspectos de desempenho, energia e potência, principalmente em sistemas embarcados. Essa necessidade permitiu o advento das redes-em-chip (Networks-on-Chip – NoCs) e inúmeros estudos já foram realizados para tais dispositivos. No entanto, devido ao aceleramento tecnológico atual, que traz a necessidade por sistemas ainda mais complexos, que consumam baixa energia e que permitam que as aplicações sejam constantemente atualizadas sem perder as características de desempenho, as arquiteturas de interconexão tradicionais não serão suficientes para satisfazer tais desafios. Outras alternativas de interconexão para MPSoCs precisam ser investigadas e nesse trabalho novas arquiteturas para NoCs com tais requisitos são apresentadas. As soluções propostas exploram hierarquia, adaptabilidade e interconexões em três dimensões. Esse trabalho aborda a necessidade do uso de diferentes estratégias em NoCs a fim de atingir os requisitos de desempenho e baixo consumo de potência dos atuais e futuros MPSoCs. Dessa forma, serão verificadas as diversas arquiteturas de interconexões para sistemas heterogêneos, sua escalabilidade, suas principais características e as vantagens das propostas apresentadas sobre as demais soluções. |
id |
URGS_93f622006312631b4530373a7b2aaf83 |
---|---|
oai_identifier_str |
oai:www.lume.ufrgs.br:10183/94764 |
network_acronym_str |
URGS |
network_name_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
repository_id_str |
|
spelling |
Matos, Débora da Silva MottaSusin, Altamiro AmadeuCarro, Luigi2014-04-25T01:53:18Z2014http://hdl.handle.net/10183/94764000916867A demanda por sistemas com elevado desempenho tem trazido a necessidade de aumentar o número de elementos de processamento, surgindo os chamados Sistemas em Chip Multiprocessados (MPSoCs). Além disso, com a possibilidade de redução da escala tecnológica na era submicrônica, permitindo a integração de vários dispositivos, os chips têm se tornado ainda mais complexos. No entanto, com o aumento no número de elementos de processamento, as interconexões são vistas com o principal gargalo dos sistemas-em-chip. Com isso, uma preocupação na forma como tais elementos se comunicam e estão interconectados tem sido levantada, uma vez que tais características são cruciais nos aspectos de desempenho, energia e potência, principalmente em sistemas embarcados. Essa necessidade permitiu o advento das redes-em-chip (Networks-on-Chip – NoCs) e inúmeros estudos já foram realizados para tais dispositivos. No entanto, devido ao aceleramento tecnológico atual, que traz a necessidade por sistemas ainda mais complexos, que consumam baixa energia e que permitam que as aplicações sejam constantemente atualizadas sem perder as características de desempenho, as arquiteturas de interconexão tradicionais não serão suficientes para satisfazer tais desafios. Outras alternativas de interconexão para MPSoCs precisam ser investigadas e nesse trabalho novas arquiteturas para NoCs com tais requisitos são apresentadas. As soluções propostas exploram hierarquia, adaptabilidade e interconexões em três dimensões. Esse trabalho aborda a necessidade do uso de diferentes estratégias em NoCs a fim de atingir os requisitos de desempenho e baixo consumo de potência dos atuais e futuros MPSoCs. Dessa forma, serão verificadas as diversas arquiteturas de interconexões para sistemas heterogêneos, sua escalabilidade, suas principais características e as vantagens das propostas apresentadas sobre as demais soluções.The demand for systems with high performance has brought the need to increase the number of cores, emerging the called Multi-Processors System-on-Chip (MPSoCs). Also, with the shrinking feature size in deep-submicron era, allowing the integration of several devices, chips have become even more complex. However, with the increase in these elements, interconnections are seen as the main bottleneck in many core systemson- chip. With this, a concern about how these devices communicate and are interconnected has been raised, since these features are crucial for the performance, energy and power consumption aspects, mainly in embedded systems. This need allows the advent of the Networks-on-Chip (NoCs) and countless studies had already been done to analyze such interconnection devices. However, due to the current technological accelerating that brings the need for even more complex systems, consuming lower energy and providing constant application updates without losing performance features, traditional interconnect architectures will not be sufficient to satisfy such challenges. Other interconnecting alternatives for MPSoCs need to be investigated and in this work, novel architectures for NoCs meeting such requirements are presented. The proposed solutions explore hierarchy, adaptability and three dimensional interconnections. This work approaches the requirements in the use of different strategies for NoCs in order to reach the performance requisites and low power consumption of the current and future MPSoCs. Hence, in this approach, several interconnection architectures for heterogeneous systems, their scalability and the main features and advantages of the proposed strategies in comparison with others will be verified.application/pdfengMicroeletrônica3DSistemas embarcadosNetwork-on-chipHierarchical topologyCrossbarAdaptabilityAwitching3D designs3D interconnectsExploring hierarchy, adaptability and 3D in NoCs for the next generation of MPSoCsExplorando hierarquia, adaptabilidade e 3D em NoCs para a próxima geração de MPSoCs info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPrograma de Pós-Graduação em ComputaçãoPorto Alegre, BR-RS2014doutoradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL000916867.pdf000916867.pdfTexto completo (inglês)application/pdf3696113http://www.lume.ufrgs.br/bitstream/10183/94764/1/000916867.pdf3665d619a1d77f90ec24350ae56eb138MD51TEXT000916867.pdf.txt000916867.pdf.txtExtracted Texttext/plain340441http://www.lume.ufrgs.br/bitstream/10183/94764/2/000916867.pdf.txt0576091599699b66fb551da134c687e0MD52THUMBNAIL000916867.pdf.jpg000916867.pdf.jpgGenerated Thumbnailimage/jpeg1062http://www.lume.ufrgs.br/bitstream/10183/94764/3/000916867.pdf.jpgc21f7f0c144c28c284db92ce21c7256cMD5310183/947642021-05-07 05:12:07.111484oai:www.lume.ufrgs.br:10183/94764Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532021-05-07T08:12:07Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false |
dc.title.pt_BR.fl_str_mv |
Exploring hierarchy, adaptability and 3D in NoCs for the next generation of MPSoCs |
dc.title.alternative.pt.fl_str_mv |
Explorando hierarquia, adaptabilidade e 3D em NoCs para a próxima geração de MPSoCs |
title |
Exploring hierarchy, adaptability and 3D in NoCs for the next generation of MPSoCs |
spellingShingle |
Exploring hierarchy, adaptability and 3D in NoCs for the next generation of MPSoCs Matos, Débora da Silva Motta Microeletrônica 3D Sistemas embarcados Network-on-chip Hierarchical topology Crossbar Adaptability Awitching 3D designs 3D interconnects |
title_short |
Exploring hierarchy, adaptability and 3D in NoCs for the next generation of MPSoCs |
title_full |
Exploring hierarchy, adaptability and 3D in NoCs for the next generation of MPSoCs |
title_fullStr |
Exploring hierarchy, adaptability and 3D in NoCs for the next generation of MPSoCs |
title_full_unstemmed |
Exploring hierarchy, adaptability and 3D in NoCs for the next generation of MPSoCs |
title_sort |
Exploring hierarchy, adaptability and 3D in NoCs for the next generation of MPSoCs |
author |
Matos, Débora da Silva Motta |
author_facet |
Matos, Débora da Silva Motta |
author_role |
author |
dc.contributor.author.fl_str_mv |
Matos, Débora da Silva Motta |
dc.contributor.advisor1.fl_str_mv |
Susin, Altamiro Amadeu |
dc.contributor.advisor-co1.fl_str_mv |
Carro, Luigi |
contributor_str_mv |
Susin, Altamiro Amadeu Carro, Luigi |
dc.subject.por.fl_str_mv |
Microeletrônica 3D Sistemas embarcados |
topic |
Microeletrônica 3D Sistemas embarcados Network-on-chip Hierarchical topology Crossbar Adaptability Awitching 3D designs 3D interconnects |
dc.subject.eng.fl_str_mv |
Network-on-chip Hierarchical topology Crossbar Adaptability Awitching 3D designs 3D interconnects |
description |
A demanda por sistemas com elevado desempenho tem trazido a necessidade de aumentar o número de elementos de processamento, surgindo os chamados Sistemas em Chip Multiprocessados (MPSoCs). Além disso, com a possibilidade de redução da escala tecnológica na era submicrônica, permitindo a integração de vários dispositivos, os chips têm se tornado ainda mais complexos. No entanto, com o aumento no número de elementos de processamento, as interconexões são vistas com o principal gargalo dos sistemas-em-chip. Com isso, uma preocupação na forma como tais elementos se comunicam e estão interconectados tem sido levantada, uma vez que tais características são cruciais nos aspectos de desempenho, energia e potência, principalmente em sistemas embarcados. Essa necessidade permitiu o advento das redes-em-chip (Networks-on-Chip – NoCs) e inúmeros estudos já foram realizados para tais dispositivos. No entanto, devido ao aceleramento tecnológico atual, que traz a necessidade por sistemas ainda mais complexos, que consumam baixa energia e que permitam que as aplicações sejam constantemente atualizadas sem perder as características de desempenho, as arquiteturas de interconexão tradicionais não serão suficientes para satisfazer tais desafios. Outras alternativas de interconexão para MPSoCs precisam ser investigadas e nesse trabalho novas arquiteturas para NoCs com tais requisitos são apresentadas. As soluções propostas exploram hierarquia, adaptabilidade e interconexões em três dimensões. Esse trabalho aborda a necessidade do uso de diferentes estratégias em NoCs a fim de atingir os requisitos de desempenho e baixo consumo de potência dos atuais e futuros MPSoCs. Dessa forma, serão verificadas as diversas arquiteturas de interconexões para sistemas heterogêneos, sua escalabilidade, suas principais características e as vantagens das propostas apresentadas sobre as demais soluções. |
publishDate |
2014 |
dc.date.accessioned.fl_str_mv |
2014-04-25T01:53:18Z |
dc.date.issued.fl_str_mv |
2014 |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/doctoralThesis |
format |
doctoralThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://hdl.handle.net/10183/94764 |
dc.identifier.nrb.pt_BR.fl_str_mv |
000916867 |
url |
http://hdl.handle.net/10183/94764 |
identifier_str_mv |
000916867 |
dc.language.iso.fl_str_mv |
eng |
language |
eng |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da UFRGS instname:Universidade Federal do Rio Grande do Sul (UFRGS) instacron:UFRGS |
instname_str |
Universidade Federal do Rio Grande do Sul (UFRGS) |
instacron_str |
UFRGS |
institution |
UFRGS |
reponame_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
collection |
Biblioteca Digital de Teses e Dissertações da UFRGS |
bitstream.url.fl_str_mv |
http://www.lume.ufrgs.br/bitstream/10183/94764/1/000916867.pdf http://www.lume.ufrgs.br/bitstream/10183/94764/2/000916867.pdf.txt http://www.lume.ufrgs.br/bitstream/10183/94764/3/000916867.pdf.jpg |
bitstream.checksum.fl_str_mv |
3665d619a1d77f90ec24350ae56eb138 0576091599699b66fb551da134c687e0 c21f7f0c144c28c284db92ce21c7256c |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS) |
repository.mail.fl_str_mv |
lume@ufrgs.br||lume@ufrgs.br |
_version_ |
1810088840005681152 |