Mostrando 1 - 1 resultados de 1 para a busca 'decrease function evaluation algorithm chip network', tempo de busca: 0,17s

1

... é desenvolver uma expressão computacional para ser executada no chip que constitua uma alternativa eficiente...

Metodologias para desenvolvimento de mapas auto-organizáveis de Kohonen executados em FPGA.

Publicado em 2018
Tese