Mostrando 1 - 13 resultados de 13 para a busca 'decrease time optimization algorithm power method*', tempo de busca: 0,28s

6

Assuntos: ...FPGA, Logic Synthesis, Technology Mapping, Clustering, Genetic Algorithm, Artificial Bee Colony....

Uma metodologia para síntese de circuitos digitais em FPGAs baseada em otimização multiobjetivo

Publicado em 2015
Tese

13

..., a fim de substituir os canais de sinais degradados Dois modelos são avaliados e detalhados: Time-Varying...

Modelo adaptativo baseado em sensor virtual para eletromiografia de superfície com sistema de classificação tolerante a falhas

Publicado em 2018
Tese