Fast Poisson solver para sistema híbrido reconfigurável

• Ano de defesa: 2012
• Autor(a) principal: Vitor Conrado Faria Gomes
• Orientador(a): Haroldo Fraga de Campos Velho, Andrea Schwertner Charão
• Banca de defesa: Eduardo Marques
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Instituto Nacional de Pesquisas Espaciais (INPE)
• Programa de Pós-Graduação: Programa de Pós-Graduação do INPE em Computação Aplicada
• País: BR
• Resumo em Inglês: Hybrid computation technique has gained prominence in the high-performance com-puting scenario, and is considered a viable option for systems that require intensive processing. With this approach, different devices can cooperate with general purpose processors in the solution of critical applications. In the context of hybrid reconfigurable computing, FPGAs are configured as specialized coprocessors for the processing of core intensive. Generally, the solution of scientific problems need intensive processing. The main goal of this work is explore efficient algorithms integrated with high-performance reconfigurable architectures, to meet the potential of using FPGAs combined with general purpose processors. For this, we propose an architecture for a solution of the class of fast Poisson solver, which is implemented in a reconfigurable hybrid system. For it, we designed and implemented a FPGA-based coprocessor to perform the computation of the Fourier transform, which is the most intensive region of application. In order to maximize the use of this resource, we developed a specific scheme for addressing memory for computing the FFT. The solutions presented in this work are evaluated under three different approaches. The first evaluation is made in the context of the performance of hybrid solution of fast Poisson solver relative to a reference application. The second evaluation is performed in terms of hardware solution, where the number of cycles is used as metric. Finally, we conducted a performance evaluation of the implementation of FFT in FPGA compared to a traditional library software, considering the time measured and a calculated estimate. The results of these tests show performance gains for the executions using FPGA as coprocessor, and repeated this behavior in the estimates.
• Link de acesso: http://urlib.net/sid.inpe.br/mtc-m19/2012/05.10.19.52

A computação híbrida é uma técnica que vem ganhando destaque no cenário de computação alto desempenho, sendo considerada uma alternativa viável para sistemas que requerem processamento intensivo. Com essa abordagem, é possível utilizar dispositivos arquiteturalmente diferentes que cooperam com processadores de propósito geral na solução de aplicações críticas. No contexto de computação híbrida reconfigurável, FPGAs são configurados como coprocessadores especializados para o processamento de núcleos intensivos. De maneira geral, a solução de problemas científicos necessita de uso intensivo de processamento. Neste trabalho, tem-se por objetivo explorar algoritmos eficientes integrados a arquiteturas de alto desempenho reconfiguráveis, para conhecer o potencial do uso de FPGAs combinados com processadores de propósito geral. Para isso, é proposta uma arquitetura para uma solução da classe de \textit{fast Poisson solver}, que é aplicada em um sistema híbrido reconfigurável. Para essa solução, foi projetado e implementado um coprocessador baseado em FPGA para realizar a computação da transformada de Fourier, que é a região mais intensiva da aplicação. A fim maximizar o uso deste recurso, foi desenvolvido um esquema de endereçamento de memória específico para a computação da FFT. As soluções apresentadas nesse trabalho são avaliadas sob três diferentes abordagens. A primeira avaliação é feita no contexto do desempenho da solução híbrida do \textit{fast Poisson solver} em relação a uma aplicação de referência. A segunda avaliação é realizada do ponto de vista da solução em hardware, onde o número de ciclos é utilizado como métrica. Por fim, foi realizada uma avalição de desempenho da execução da FFT em FPGA frente a uma tradicional biblioteca em software, considerando os tempos medidos e uma estimativa calculada. Os resultados obtidos nesses testes apresentam ganhos de desempenho para as execuções utilizando FPGA como coprocessador, sendo repetido esse comportamento nas estimativas realizadas.