Qualidade de servi?o em redes intra-chip : implementa??o e avalia??o sobre a rede Hermes
Ano de defesa: | 2007 |
---|---|
Autor(a) principal: | |
Orientador(a): | |
Banca de defesa: | |
Tipo de documento: | Dissertação |
Tipo de acesso: | Acesso aberto |
Idioma: | por |
Instituição de defesa: |
Pontif?cia Universidade Cat?lica do Rio Grande do Sul
|
Programa de Pós-Graduação: |
Programa de P?s-Gradua??o em Ci?ncia da Computa??o
|
Departamento: |
Faculdade de Inform?ca
|
País: |
BR
|
Palavras-chave em Português: | |
Área do conhecimento CNPq: | |
Link de acesso: | http://tede2.pucrs.br/tede2/handle/tede/5290 |
Resumo: | A proposi??o de redes intra-chip (NoCs) para futuros e modernos sistemas embarcados baseia-se no fato de que barramentos apresentam degrada??o do desempenho quando compartilhados por um grande n?mero de n?cleos. Mesmo a pesquisa de NoCs sendo um campo relativamente novo, a literatura possui muitas proposi??es de arquiteturas de tais redes. Muitas destas proposi??es objetivam prover garantias de qualidade de Servi?o (QoS), o que ? essencial para aplica??es de tempo real e multim?dia. O m?todo mais amplamente usado para obter algum grau de garantia de QoS ? dividido em duas etapas. A primeira etapa ? caracterizar a aplica??o atrav?s da modelagem de tr?fego e simula??o. A segunda etapa consiste em dimensionar uma determinada rede para alcan?ar garantias de QoS. Projetos de NoCs destinados a atender QoS usualmente prov?em estruturas especializadas para permitir ou a cria??o de conex?es (chaveamento por circuito) ou a defini??o de prioridades para fluxos sem conex?o. ? poss?vel identificar tr?s desvantagens neste m?todo de duas etapas. Primeiro, n?o ? poss?vel garantir QoS para novas aplica??es que venham a ser executadas no sistema, se estas s?o definidas depois da fase de projeto da rede. Segundo, mesmo com garantias de lat?ncia fim-a-fim, m?todos sem o estabelecimento de conex?o podem introduzir jitter. Terceiro, modelar tr?fego precisamente para uma aplica??o complexa ? uma tarefa muito dif?cil. Se este problema ? contornado pela simplifica??o da fase de modelagem, erros podem ser introduzidos, conduzindo a uma parametriza??o da NoC pobremente adaptada para atender ? QoS requerida. Este documento tem dois principais objetivos. O primeiro ? avaliar o compromisso ?rea-desempenho e as limita??es do chaveamento por circuito e do escalonamento baseado em prioridades para prover QoS. Esta avalia??o mostra quando tais implementa??es s?o realmente apropriadas para atender requisitos de QoS, e quando mecanismos mais elaborados s?o necess?rios. O segundo objetivo ? propor o uso de um escalonamento baseado em taxas para atender requisitos de QoS, considerando o estado da NoC em tempo de execu??o. A avalia??o do chaveamento por circuito e do escalonamento baseado em prioridades mostra que: (i) chaveamento por circuito pode garantir QoS somente para um pequeno n?mero de fluxos; esta t?cnica apresenta baixa escalabilidade e pode desperdi?ar largura de banda; (ii) escalonamento baseado em prioridades pode apresentar comportamento melhor esfor?o e, em situa??es de pior caso, pode conduzir a uma lat?ncia inaceit?vel para fluxos de baixa prioridade, al?m de ser sujeito a jitter. Por estas limita??es, o escalonamento baseado em taxas surge com uma op??o para melhorar o desempenho de fluxos QoS quando cen?rios de tr?fego vari?veis s?o usados. |
id |
P_RS_e8051d6b76c9d3f5ef3f5e4225fd74ba |
---|---|
oai_identifier_str |
oai:tede2.pucrs.br:tede/5290 |
network_acronym_str |
P_RS |
network_name_str |
Biblioteca Digital de Teses e Dissertações da PUC_RS |
repository_id_str |
|
spelling |
Moraes, Fernando GehmCPF:47776382000http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4782943Z2CPF:97348112072http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4762604D8Mello, Aline Vieira de2015-04-14T14:50:23Z2007-07-102007-01-16MELLO, Aline Vieira de. Qualidade de servi?o em redes intra-chip : implementa??o e avalia??o sobre a rede Hermes. 2007. 141 f. Disserta??o (Mestrado em Ci?ncia da Computa??o) - Pontif?cia Universidade Cat?lica do Rio Grande do Sul, Porto Alegre, 2007.http://tede2.pucrs.br/tede2/handle/tede/5290Made available in DSpace on 2015-04-14T14:50:23Z (GMT). No. of bitstreams: 1 391995.pdf: 1694229 bytes, checksum: ee45120ceb9e6be4fdb62fcce97ad619 (MD5) Previous issue date: 2007-01-16A proposi??o de redes intra-chip (NoCs) para futuros e modernos sistemas embarcados baseia-se no fato de que barramentos apresentam degrada??o do desempenho quando compartilhados por um grande n?mero de n?cleos. Mesmo a pesquisa de NoCs sendo um campo relativamente novo, a literatura possui muitas proposi??es de arquiteturas de tais redes. Muitas destas proposi??es objetivam prover garantias de qualidade de Servi?o (QoS), o que ? essencial para aplica??es de tempo real e multim?dia. O m?todo mais amplamente usado para obter algum grau de garantia de QoS ? dividido em duas etapas. A primeira etapa ? caracterizar a aplica??o atrav?s da modelagem de tr?fego e simula??o. A segunda etapa consiste em dimensionar uma determinada rede para alcan?ar garantias de QoS. Projetos de NoCs destinados a atender QoS usualmente prov?em estruturas especializadas para permitir ou a cria??o de conex?es (chaveamento por circuito) ou a defini??o de prioridades para fluxos sem conex?o. ? poss?vel identificar tr?s desvantagens neste m?todo de duas etapas. Primeiro, n?o ? poss?vel garantir QoS para novas aplica??es que venham a ser executadas no sistema, se estas s?o definidas depois da fase de projeto da rede. Segundo, mesmo com garantias de lat?ncia fim-a-fim, m?todos sem o estabelecimento de conex?o podem introduzir jitter. Terceiro, modelar tr?fego precisamente para uma aplica??o complexa ? uma tarefa muito dif?cil. Se este problema ? contornado pela simplifica??o da fase de modelagem, erros podem ser introduzidos, conduzindo a uma parametriza??o da NoC pobremente adaptada para atender ? QoS requerida. Este documento tem dois principais objetivos. O primeiro ? avaliar o compromisso ?rea-desempenho e as limita??es do chaveamento por circuito e do escalonamento baseado em prioridades para prover QoS. Esta avalia??o mostra quando tais implementa??es s?o realmente apropriadas para atender requisitos de QoS, e quando mecanismos mais elaborados s?o necess?rios. O segundo objetivo ? propor o uso de um escalonamento baseado em taxas para atender requisitos de QoS, considerando o estado da NoC em tempo de execu??o. A avalia??o do chaveamento por circuito e do escalonamento baseado em prioridades mostra que: (i) chaveamento por circuito pode garantir QoS somente para um pequeno n?mero de fluxos; esta t?cnica apresenta baixa escalabilidade e pode desperdi?ar largura de banda; (ii) escalonamento baseado em prioridades pode apresentar comportamento melhor esfor?o e, em situa??es de pior caso, pode conduzir a uma lat?ncia inaceit?vel para fluxos de baixa prioridade, al?m de ser sujeito a jitter. Por estas limita??es, o escalonamento baseado em taxas surge com uma op??o para melhorar o desempenho de fluxos QoS quando cen?rios de tr?fego vari?veis s?o usados.application/pdfhttp://tede2.pucrs.br:80/tede2/retrieve/16129/391995.pdf.jpgporPontif?cia Universidade Cat?lica do Rio Grande do SulPrograma de P?s-Gradua??o em Ci?ncia da Computa??oPUCRSBRFaculdade de Inform?caARQUITETURA DE REDESREDES DE COMPUTADORESCNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAOQualidade de servi?o em redes intra-chip : implementa??o e avalia??o sobre a rede Hermesinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesis19749965330812744705006001946639708616176246info:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da PUC_RSinstname:Pontifícia Universidade Católica do Rio Grande do Sul (PUCRS)instacron:PUC_RSTHUMBNAIL391995.pdf.jpg391995.pdf.jpgimage/jpeg4144http://tede2.pucrs.br/tede2/bitstream/tede/5290/3/391995.pdf.jpg573f96bd36c669637a5800ebe0bd48fdMD53TEXT391995.pdf.txt391995.pdf.txttext/plain300258http://tede2.pucrs.br/tede2/bitstream/tede/5290/2/391995.pdf.txt6d4df9a65beb45a5f7f7095d93bd5df3MD52ORIGINAL391995.pdfapplication/pdf1694229http://tede2.pucrs.br/tede2/bitstream/tede/5290/1/391995.pdfee45120ceb9e6be4fdb62fcce97ad619MD51tede/52902015-04-17 11:57:32.798oai:tede2.pucrs.br:tede/5290Biblioteca Digital de Teses e Dissertaçõeshttp://tede2.pucrs.br/tede2/PRIhttps://tede2.pucrs.br/oai/requestbiblioteca.central@pucrs.br||opendoar:2015-04-17T14:57:32Biblioteca Digital de Teses e Dissertações da PUC_RS - Pontifícia Universidade Católica do Rio Grande do Sul (PUCRS)false |
dc.title.por.fl_str_mv |
Qualidade de servi?o em redes intra-chip : implementa??o e avalia??o sobre a rede Hermes |
title |
Qualidade de servi?o em redes intra-chip : implementa??o e avalia??o sobre a rede Hermes |
spellingShingle |
Qualidade de servi?o em redes intra-chip : implementa??o e avalia??o sobre a rede Hermes Mello, Aline Vieira de ARQUITETURA DE REDES REDES DE COMPUTADORES CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO |
title_short |
Qualidade de servi?o em redes intra-chip : implementa??o e avalia??o sobre a rede Hermes |
title_full |
Qualidade de servi?o em redes intra-chip : implementa??o e avalia??o sobre a rede Hermes |
title_fullStr |
Qualidade de servi?o em redes intra-chip : implementa??o e avalia??o sobre a rede Hermes |
title_full_unstemmed |
Qualidade de servi?o em redes intra-chip : implementa??o e avalia??o sobre a rede Hermes |
title_sort |
Qualidade de servi?o em redes intra-chip : implementa??o e avalia??o sobre a rede Hermes |
author |
Mello, Aline Vieira de |
author_facet |
Mello, Aline Vieira de |
author_role |
author |
dc.contributor.advisor1.fl_str_mv |
Moraes, Fernando Gehm |
dc.contributor.advisor1ID.fl_str_mv |
CPF:47776382000 |
dc.contributor.advisor1Lattes.fl_str_mv |
http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4782943Z2 |
dc.contributor.authorID.fl_str_mv |
CPF:97348112072 |
dc.contributor.authorLattes.fl_str_mv |
http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4762604D8 |
dc.contributor.author.fl_str_mv |
Mello, Aline Vieira de |
contributor_str_mv |
Moraes, Fernando Gehm |
dc.subject.por.fl_str_mv |
ARQUITETURA DE REDES REDES DE COMPUTADORES |
topic |
ARQUITETURA DE REDES REDES DE COMPUTADORES CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO |
dc.subject.cnpq.fl_str_mv |
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO |
description |
A proposi??o de redes intra-chip (NoCs) para futuros e modernos sistemas embarcados baseia-se no fato de que barramentos apresentam degrada??o do desempenho quando compartilhados por um grande n?mero de n?cleos. Mesmo a pesquisa de NoCs sendo um campo relativamente novo, a literatura possui muitas proposi??es de arquiteturas de tais redes. Muitas destas proposi??es objetivam prover garantias de qualidade de Servi?o (QoS), o que ? essencial para aplica??es de tempo real e multim?dia. O m?todo mais amplamente usado para obter algum grau de garantia de QoS ? dividido em duas etapas. A primeira etapa ? caracterizar a aplica??o atrav?s da modelagem de tr?fego e simula??o. A segunda etapa consiste em dimensionar uma determinada rede para alcan?ar garantias de QoS. Projetos de NoCs destinados a atender QoS usualmente prov?em estruturas especializadas para permitir ou a cria??o de conex?es (chaveamento por circuito) ou a defini??o de prioridades para fluxos sem conex?o. ? poss?vel identificar tr?s desvantagens neste m?todo de duas etapas. Primeiro, n?o ? poss?vel garantir QoS para novas aplica??es que venham a ser executadas no sistema, se estas s?o definidas depois da fase de projeto da rede. Segundo, mesmo com garantias de lat?ncia fim-a-fim, m?todos sem o estabelecimento de conex?o podem introduzir jitter. Terceiro, modelar tr?fego precisamente para uma aplica??o complexa ? uma tarefa muito dif?cil. Se este problema ? contornado pela simplifica??o da fase de modelagem, erros podem ser introduzidos, conduzindo a uma parametriza??o da NoC pobremente adaptada para atender ? QoS requerida. Este documento tem dois principais objetivos. O primeiro ? avaliar o compromisso ?rea-desempenho e as limita??es do chaveamento por circuito e do escalonamento baseado em prioridades para prover QoS. Esta avalia??o mostra quando tais implementa??es s?o realmente apropriadas para atender requisitos de QoS, e quando mecanismos mais elaborados s?o necess?rios. O segundo objetivo ? propor o uso de um escalonamento baseado em taxas para atender requisitos de QoS, considerando o estado da NoC em tempo de execu??o. A avalia??o do chaveamento por circuito e do escalonamento baseado em prioridades mostra que: (i) chaveamento por circuito pode garantir QoS somente para um pequeno n?mero de fluxos; esta t?cnica apresenta baixa escalabilidade e pode desperdi?ar largura de banda; (ii) escalonamento baseado em prioridades pode apresentar comportamento melhor esfor?o e, em situa??es de pior caso, pode conduzir a uma lat?ncia inaceit?vel para fluxos de baixa prioridade, al?m de ser sujeito a jitter. Por estas limita??es, o escalonamento baseado em taxas surge com uma op??o para melhorar o desempenho de fluxos QoS quando cen?rios de tr?fego vari?veis s?o usados. |
publishDate |
2007 |
dc.date.available.fl_str_mv |
2007-07-10 |
dc.date.issued.fl_str_mv |
2007-01-16 |
dc.date.accessioned.fl_str_mv |
2015-04-14T14:50:23Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
format |
masterThesis |
status_str |
publishedVersion |
dc.identifier.citation.fl_str_mv |
MELLO, Aline Vieira de. Qualidade de servi?o em redes intra-chip : implementa??o e avalia??o sobre a rede Hermes. 2007. 141 f. Disserta??o (Mestrado em Ci?ncia da Computa??o) - Pontif?cia Universidade Cat?lica do Rio Grande do Sul, Porto Alegre, 2007. |
dc.identifier.uri.fl_str_mv |
http://tede2.pucrs.br/tede2/handle/tede/5290 |
identifier_str_mv |
MELLO, Aline Vieira de. Qualidade de servi?o em redes intra-chip : implementa??o e avalia??o sobre a rede Hermes. 2007. 141 f. Disserta??o (Mestrado em Ci?ncia da Computa??o) - Pontif?cia Universidade Cat?lica do Rio Grande do Sul, Porto Alegre, 2007. |
url |
http://tede2.pucrs.br/tede2/handle/tede/5290 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.relation.program.fl_str_mv |
1974996533081274470 |
dc.relation.confidence.fl_str_mv |
500 600 |
dc.relation.department.fl_str_mv |
1946639708616176246 |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.publisher.none.fl_str_mv |
Pontif?cia Universidade Cat?lica do Rio Grande do Sul |
dc.publisher.program.fl_str_mv |
Programa de P?s-Gradua??o em Ci?ncia da Computa??o |
dc.publisher.initials.fl_str_mv |
PUCRS |
dc.publisher.country.fl_str_mv |
BR |
dc.publisher.department.fl_str_mv |
Faculdade de Inform?ca |
publisher.none.fl_str_mv |
Pontif?cia Universidade Cat?lica do Rio Grande do Sul |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da PUC_RS instname:Pontifícia Universidade Católica do Rio Grande do Sul (PUCRS) instacron:PUC_RS |
instname_str |
Pontifícia Universidade Católica do Rio Grande do Sul (PUCRS) |
instacron_str |
PUC_RS |
institution |
PUC_RS |
reponame_str |
Biblioteca Digital de Teses e Dissertações da PUC_RS |
collection |
Biblioteca Digital de Teses e Dissertações da PUC_RS |
bitstream.url.fl_str_mv |
http://tede2.pucrs.br/tede2/bitstream/tede/5290/3/391995.pdf.jpg http://tede2.pucrs.br/tede2/bitstream/tede/5290/2/391995.pdf.txt http://tede2.pucrs.br/tede2/bitstream/tede/5290/1/391995.pdf |
bitstream.checksum.fl_str_mv |
573f96bd36c669637a5800ebe0bd48fd 6d4df9a65beb45a5f7f7095d93bd5df3 ee45120ceb9e6be4fdb62fcce97ad619 |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da PUC_RS - Pontifícia Universidade Católica do Rio Grande do Sul (PUCRS) |
repository.mail.fl_str_mv |
biblioteca.central@pucrs.br|| |
_version_ |
1796793208675500032 |