Desenvolvimento de topologias com redução do processamento redundante de energia para acionamento de leds

Detalhes bibliográficos
Ano de defesa: 2015
Autor(a) principal: Camponogara, Douglas lattes
Orientador(a): Dalla Costa, Marco Antônio lattes
Banca de defesa: Antunes, Fernando Luiz Marcelo lattes, Schonardie, Mateus Felzke lattes, Beltrame, Rafael Concatto lattes, Marchesan, Tiago Bandeira lattes
Tipo de documento: Tese
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Universidade Federal de Santa Maria
Programa de Pós-Graduação: Programa de Pós-Graduação em Engenharia Elétrica
Departamento: Engenharia Elétrica
País: BR
Palavras-chave em Português:
Palavras-chave em Inglês:
Área do conhecimento CNPq:
Link de acesso: http://repositorio.ufsm.br/handle/1/3690
Resumo: This work presents the research and development of a connection method for static converters, called Optimized Cascade, which aims to reduce the redundant power processing in multiple stage topologies for LED driving. An initial analysis of possible solutions available on the literature is conducted, where different kinds of solutions are demonstrated, their characteristics and how they can be classified. Afterward, an analysis of the general characteristics of the optimized cascade is presented, as well as the method employed to reduce the bus capacitance value. This reduction aims to replace the electrolytic capacitor for alternative technologies, in order to increase the lifespan of the LED driver. One of the inovations of this work is the proposal of a project methodology, focusing the conversion efficiency and the capacitance reduction. Besides that, a mathematical model of the optimized cascade was derived, so as to establish the impact of the bus voltage ripple on the LED current. From this model, it has been possible to determine parameters for choosing the best operating mode for the second stage and the estimation of capacitance reduction-. Also, some controllers were analyzed to control the PC stage, on which the resonant controller has been proposed for demanding projects, regarding the capacitance value and LED current ripple. Finally, two prototypes were mounted and tested, where an efficiency of thereabout 90% was get with a power factor of 0; 99, along with total compliance with the power quality parameters and flicker. In both prototypes film capacitors were employed, contributing to enhance the lifespan of the converter, making it compatible with LED lifespan.
id UFSM_dbffa3f48ab1db3eab0454f94d0574e5
oai_identifier_str oai:repositorio.ufsm.br:1/3690
network_acronym_str UFSM
network_name_str Biblioteca Digital de Teses e Dissertações do UFSM
repository_id_str
spelling 2017-05-252017-05-252015-08-26CAMPONOGARA, Douglas. Development of topologies with reduced redudant power processing for led driving. 2015. 218 f. Tese (Doutorado em Engenharia Elétrica) - Universidade Federal de Santa Maria, Santa Maria, 2015.http://repositorio.ufsm.br/handle/1/3690This work presents the research and development of a connection method for static converters, called Optimized Cascade, which aims to reduce the redundant power processing in multiple stage topologies for LED driving. An initial analysis of possible solutions available on the literature is conducted, where different kinds of solutions are demonstrated, their characteristics and how they can be classified. Afterward, an analysis of the general characteristics of the optimized cascade is presented, as well as the method employed to reduce the bus capacitance value. This reduction aims to replace the electrolytic capacitor for alternative technologies, in order to increase the lifespan of the LED driver. One of the inovations of this work is the proposal of a project methodology, focusing the conversion efficiency and the capacitance reduction. Besides that, a mathematical model of the optimized cascade was derived, so as to establish the impact of the bus voltage ripple on the LED current. From this model, it has been possible to determine parameters for choosing the best operating mode for the second stage and the estimation of capacitance reduction-. Also, some controllers were analyzed to control the PC stage, on which the resonant controller has been proposed for demanding projects, regarding the capacitance value and LED current ripple. Finally, two prototypes were mounted and tested, where an efficiency of thereabout 90% was get with a power factor of 0; 99, along with total compliance with the power quality parameters and flicker. In both prototypes film capacitors were employed, contributing to enhance the lifespan of the converter, making it compatible with LED lifespan.Este trabalho apresenta o estudo e desenvolvimento de um método de conexão de conversores, chamado Cascata Otimizada, o qual visa reduzir o processamento redundante de energia em topologias de múltiplos estágios para acionamento de LEDs. Uma análise preliminar das soluções disponíveis atualmente na literatura acadêmica é realizada, na qual são demonstrados diferentes tipos de soluções, suas características e como podem ser classificadas. Em seguida, uma análise das características gerais da cascata otimizada é apresentada, bem como o método empregado para redução da capacitância de barramento. Tal redução visa a substituição de capacitores eletrolíticos por tecnologias alternativas, com o intuito do aumento da vida útil do driver. Uma das inovações deste trabalho é a proposição uma metodologia de projeto, com foco na eficiência e na redução da capacitância. Além disso, também foi elaborado um modelo matemático, de forma a determinar o impacto da ondulação da tensão no barramento sobre a corrente nos LEDs. A partir desse modelo, foi possível estabelecer parâmetros para a escolha do melhor modo de operação para o segundo estágio e estimação da redução do capacitor de barramento. Também foram analisados diversos controladores para o segundo estágio, sendo proposto o uso do controle ressonante para projetos mais exigentes com respeito ao valor do capacitor de barramento e da ondulação na corrente de saída. Por fim, dois protótipos foram montados e testados, obtendo uma eficiência de aproximadamente 90%, fator de potência de 0;99 e total observância aos parâmetros de qualidade de energia e flicker. Em ambos os protótipos foram empregados capacitores de filme, o que contribui para elevar a vida útil do conversor, compatibilizando-a com a vida útil da carga LED.Coordenação de Aperfeiçoamento de Pessoal de Nível Superiorapplication/pdfporUniversidade Federal de Santa MariaPrograma de Pós-Graduação em Engenharia ElétricaUFSMBREngenharia ElétricaLEDsRedução do processamento de energiaConversores CA/CCRedução da capacitânciaReduced redudant power processingAC/DC convertersCapacitance reductionCNPQ::ENGENHARIAS::ENGENHARIA ELETRICADesenvolvimento de topologias com redução do processamento redundante de energia para acionamento de ledsDevelopment of topologies with reduced redudant power processing for led drivinginfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisDalla Costa, Marco Antôniohttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4765177T4Álvarez, José Marcos Alonsohttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4354250P3Antunes, Fernando Luiz Marcelohttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4781015E1Schonardie, Mateus Felzkehttp://lattes.cnpq.br/1093489560994351Beltrame, Rafael Concattohttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4269875Y6Marchesan, Tiago Bandeirahttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4762393D9http://lattes.cnpq.br/2433732826278230Camponogara, Douglas300400000007400300300300300300300300798a6286-26a3-40d4-8960-9438e06eb693f693cf1d-59e3-4852-9916-77f5e3ac6eb2b466e529-82c9-47bb-a391-cd1a52d3d0954a4efd20-8199-4b9f-a434-26c00387e0efb3ba311d-6450-4935-83b0-f07980b4d0b803d1f502-b3b1-4636-aeaf-cbd25dcd301711dd6331-2eb5-4d46-a5ae-9eda760ef1f3info:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações do UFSMinstname:Universidade Federal de Santa Maria (UFSM)instacron:UFSMORIGINALCAMPONOGARA, DOUGLAS.pdfapplication/pdf43160356http://repositorio.ufsm.br/bitstream/1/3690/1/CAMPONOGARA%2c%20DOUGLAS.pdf92d7663f8ff56d698f63a6169a57a1e8MD51TEXTCAMPONOGARA, DOUGLAS.pdf.txtCAMPONOGARA, DOUGLAS.pdf.txtExtracted texttext/plain316334http://repositorio.ufsm.br/bitstream/1/3690/2/CAMPONOGARA%2c%20DOUGLAS.pdf.txt61e0a145c86aad62e696f6e69dbf53abMD52THUMBNAILCAMPONOGARA, DOUGLAS.pdf.jpgCAMPONOGARA, DOUGLAS.pdf.jpgIM Thumbnailimage/jpeg2864http://repositorio.ufsm.br/bitstream/1/3690/3/CAMPONOGARA%2c%20DOUGLAS.pdf.jpg2921178e1d64dac60c3bdb4729144ae8MD531/36902017-07-27 14:41:18.579oai:repositorio.ufsm.br:1/3690Biblioteca Digital de Teses e Dissertaçõeshttps://repositorio.ufsm.br/ONGhttps://repositorio.ufsm.br/oai/requestatendimento.sib@ufsm.br||tedebc@gmail.comopendoar:2017-07-27T17:41:18Biblioteca Digital de Teses e Dissertações do UFSM - Universidade Federal de Santa Maria (UFSM)false
dc.title.por.fl_str_mv Desenvolvimento de topologias com redução do processamento redundante de energia para acionamento de leds
dc.title.alternative.eng.fl_str_mv Development of topologies with reduced redudant power processing for led driving
title Desenvolvimento de topologias com redução do processamento redundante de energia para acionamento de leds
spellingShingle Desenvolvimento de topologias com redução do processamento redundante de energia para acionamento de leds
Camponogara, Douglas
LEDs
Redução do processamento de energia
Conversores CA/CC
Redução da capacitância
Reduced redudant power processing
AC/DC converters
Capacitance reduction
CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA
title_short Desenvolvimento de topologias com redução do processamento redundante de energia para acionamento de leds
title_full Desenvolvimento de topologias com redução do processamento redundante de energia para acionamento de leds
title_fullStr Desenvolvimento de topologias com redução do processamento redundante de energia para acionamento de leds
title_full_unstemmed Desenvolvimento de topologias com redução do processamento redundante de energia para acionamento de leds
title_sort Desenvolvimento de topologias com redução do processamento redundante de energia para acionamento de leds
author Camponogara, Douglas
author_facet Camponogara, Douglas
author_role author
dc.contributor.advisor1.fl_str_mv Dalla Costa, Marco Antônio
dc.contributor.advisor1Lattes.fl_str_mv http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4765177T4
dc.contributor.advisor-co1.fl_str_mv Álvarez, José Marcos Alonso
dc.contributor.advisor-co1Lattes.fl_str_mv http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4354250P3
dc.contributor.referee1.fl_str_mv Antunes, Fernando Luiz Marcelo
dc.contributor.referee1Lattes.fl_str_mv http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4781015E1
dc.contributor.referee2.fl_str_mv Schonardie, Mateus Felzke
dc.contributor.referee2Lattes.fl_str_mv http://lattes.cnpq.br/1093489560994351
dc.contributor.referee3.fl_str_mv Beltrame, Rafael Concatto
dc.contributor.referee3Lattes.fl_str_mv http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4269875Y6
dc.contributor.referee4.fl_str_mv Marchesan, Tiago Bandeira
dc.contributor.referee4Lattes.fl_str_mv http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4762393D9
dc.contributor.authorLattes.fl_str_mv http://lattes.cnpq.br/2433732826278230
dc.contributor.author.fl_str_mv Camponogara, Douglas
contributor_str_mv Dalla Costa, Marco Antônio
Álvarez, José Marcos Alonso
Antunes, Fernando Luiz Marcelo
Schonardie, Mateus Felzke
Beltrame, Rafael Concatto
Marchesan, Tiago Bandeira
dc.subject.por.fl_str_mv LEDs
Redução do processamento de energia
Conversores CA/CC
Redução da capacitância
topic LEDs
Redução do processamento de energia
Conversores CA/CC
Redução da capacitância
Reduced redudant power processing
AC/DC converters
Capacitance reduction
CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA
dc.subject.eng.fl_str_mv Reduced redudant power processing
AC/DC converters
Capacitance reduction
dc.subject.cnpq.fl_str_mv CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA
description This work presents the research and development of a connection method for static converters, called Optimized Cascade, which aims to reduce the redundant power processing in multiple stage topologies for LED driving. An initial analysis of possible solutions available on the literature is conducted, where different kinds of solutions are demonstrated, their characteristics and how they can be classified. Afterward, an analysis of the general characteristics of the optimized cascade is presented, as well as the method employed to reduce the bus capacitance value. This reduction aims to replace the electrolytic capacitor for alternative technologies, in order to increase the lifespan of the LED driver. One of the inovations of this work is the proposal of a project methodology, focusing the conversion efficiency and the capacitance reduction. Besides that, a mathematical model of the optimized cascade was derived, so as to establish the impact of the bus voltage ripple on the LED current. From this model, it has been possible to determine parameters for choosing the best operating mode for the second stage and the estimation of capacitance reduction-. Also, some controllers were analyzed to control the PC stage, on which the resonant controller has been proposed for demanding projects, regarding the capacitance value and LED current ripple. Finally, two prototypes were mounted and tested, where an efficiency of thereabout 90% was get with a power factor of 0; 99, along with total compliance with the power quality parameters and flicker. In both prototypes film capacitors were employed, contributing to enhance the lifespan of the converter, making it compatible with LED lifespan.
publishDate 2015
dc.date.issued.fl_str_mv 2015-08-26
dc.date.accessioned.fl_str_mv 2017-05-25
dc.date.available.fl_str_mv 2017-05-25
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/doctoralThesis
format doctoralThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv CAMPONOGARA, Douglas. Development of topologies with reduced redudant power processing for led driving. 2015. 218 f. Tese (Doutorado em Engenharia Elétrica) - Universidade Federal de Santa Maria, Santa Maria, 2015.
dc.identifier.uri.fl_str_mv http://repositorio.ufsm.br/handle/1/3690
identifier_str_mv CAMPONOGARA, Douglas. Development of topologies with reduced redudant power processing for led driving. 2015. 218 f. Tese (Doutorado em Engenharia Elétrica) - Universidade Federal de Santa Maria, Santa Maria, 2015.
url http://repositorio.ufsm.br/handle/1/3690
dc.language.iso.fl_str_mv por
language por
dc.relation.cnpq.fl_str_mv 300400000007
dc.relation.confidence.fl_str_mv 400
300
300
300
300
300
300
300
dc.relation.authority.fl_str_mv 798a6286-26a3-40d4-8960-9438e06eb693
f693cf1d-59e3-4852-9916-77f5e3ac6eb2
b466e529-82c9-47bb-a391-cd1a52d3d095
4a4efd20-8199-4b9f-a434-26c00387e0ef
b3ba311d-6450-4935-83b0-f07980b4d0b8
03d1f502-b3b1-4636-aeaf-cbd25dcd3017
11dd6331-2eb5-4d46-a5ae-9eda760ef1f3
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Universidade Federal de Santa Maria
dc.publisher.program.fl_str_mv Programa de Pós-Graduação em Engenharia Elétrica
dc.publisher.initials.fl_str_mv UFSM
dc.publisher.country.fl_str_mv BR
dc.publisher.department.fl_str_mv Engenharia Elétrica
publisher.none.fl_str_mv Universidade Federal de Santa Maria
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações do UFSM
instname:Universidade Federal de Santa Maria (UFSM)
instacron:UFSM
instname_str Universidade Federal de Santa Maria (UFSM)
instacron_str UFSM
institution UFSM
reponame_str Biblioteca Digital de Teses e Dissertações do UFSM
collection Biblioteca Digital de Teses e Dissertações do UFSM
bitstream.url.fl_str_mv http://repositorio.ufsm.br/bitstream/1/3690/1/CAMPONOGARA%2c%20DOUGLAS.pdf
http://repositorio.ufsm.br/bitstream/1/3690/2/CAMPONOGARA%2c%20DOUGLAS.pdf.txt
http://repositorio.ufsm.br/bitstream/1/3690/3/CAMPONOGARA%2c%20DOUGLAS.pdf.jpg
bitstream.checksum.fl_str_mv 92d7663f8ff56d698f63a6169a57a1e8
61e0a145c86aad62e696f6e69dbf53ab
2921178e1d64dac60c3bdb4729144ae8
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações do UFSM - Universidade Federal de Santa Maria (UFSM)
repository.mail.fl_str_mv atendimento.sib@ufsm.br||tedebc@gmail.com
_version_ 1793240165069619200