Exploração do espaço de projeto de arquiteturas reconfiguráveis em arranjos

Detalhes bibliográficos
Ano de defesa: 2006
Autor(a) principal: Silva, Marcos Vinicius da
Orientador(a): Ferreira, Ricardo dos Santos lattes
Banca de defesa: Andrade, Marcus Vinícius Alvim lattes, Carro, Luigi lattes
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Universidade Federal de Viçosa
Programa de Pós-Graduação: Mestrado em Ciência da Computação
Departamento: Metodologias e técnicas da Computação; Sistemas de Computação
País: BR
Palavras-chave em Português:
Arquitetura de computador
Arquiteturas reconfiguráveis
Arranjos de grão grosso
Palavras-chave em Inglês:
Computer architecture
Reconfigurable architectures
Coarse-grained processors
Área do conhecimento CNPq:
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
Link de acesso: http://locus.ufv.br/handle/123456789/2672
Resumo: Current applications of signal processing in embedded systems demand hardware solutions with high processing power and low consumption. Moreover, these solutions must be scaled allowing easy adaptation in order to follow technological advances in the construction of integrated circuits. Coarse-grained reconfigurable array processors architectures allow to attend this demand, and nowadays are research focus that considers several ways to deal with it s implementation, with variation of characteristics as topology, processing elements and routing capacity, among others. This work presents a placement algorithm in arrangements of processors capable to deal with variations of these characteristics, allowing early evaluation of its performance for several architectures. A test set with several DSP benchmarks was elaborated for validation. The experiments shows that the solution is fast, flexible and scalable, allowing exploration of an ample architecture spectrum before physical implementation.
id UFV_3e1b75e9b5f320468177342079b36496
oai_identifier_str oai:locus.ufv.br:123456789/2672
network_acronym_str UFV
network_name_str LOCUS Repositório Institucional da UFV
repository_id_str
spelling Silva, Marcos Vinicius dahttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4795531P9Goulart, Carlos de Castrohttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4784106Y9Iorio, Vladimir Oliveira Dihttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4784559J9Ferreira, Ricardo dos Santoshttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4723626E5Andrade, Marcus Vinícius Alvimhttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4785900Z5Carro, Luigihttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4785731J72015-03-26T13:10:40Z2007-07-232015-03-26T13:10:40Z2006-08-28SILVA, Marcos Vinicius da. Design space exploration for array reconfigurable architectures. 2006. 125 f. Dissertação (Mestrado em Metodologias e técnicas da Computação; Sistemas de Computação) - Universidade Federal de Viçosa, Viçosa, 2006.http://locus.ufv.br/handle/123456789/2672Current applications of signal processing in embedded systems demand hardware solutions with high processing power and low consumption. Moreover, these solutions must be scaled allowing easy adaptation in order to follow technological advances in the construction of integrated circuits. Coarse-grained reconfigurable array processors architectures allow to attend this demand, and nowadays are research focus that considers several ways to deal with it s implementation, with variation of characteristics as topology, processing elements and routing capacity, among others. This work presents a placement algorithm in arrangements of processors capable to deal with variations of these characteristics, allowing early evaluation of its performance for several architectures. A test set with several DSP benchmarks was elaborated for validation. The experiments shows that the solution is fast, flexible and scalable, allowing exploration of an ample architecture spectrum before physical implementation.As aplicações atuais de processamento de sinais em sistemas embarcados demandam soluções de hardware com alto poder de de processamento e baixo consumo de energia. Além disso, estas soluções devem ser escaláveis permitindo fácil adaptação para acompanhar os avanços tecnológicos na construção de circuitos integrados. As arquiteturas de arranjos reconfiguráveis de processadores de grão grosso permitem atender a esta demanda e atualmente são foco de pesquisas que propõem várias maneiras de se realizar sua implementação, com variação de características como topologia, elementos de processamento e capacidade de roteamento, dentre outras. Este trabalho apresenta um algoritmo de posicionamento de unidades funcionais em arranjos de processadores capaz de lidar com variações dessas características, permitindo avaliar a priori seu desempenho para várias arquiteturas. Foi elaborado um conjunto de testes com vários benchmarks de processamento de sinais para validação. Os experimentos mostraram que a solução é rápida, flexível e escalável, permitindo a exploração de uma ampla gama de arquiteturas antes de sua implementação física.application/pdfporUniversidade Federal de ViçosaMestrado em Ciência da ComputaçãoUFVBRMetodologias e técnicas da Computação; Sistemas de ComputaçãoArquitetura de computadorArquiteturas reconfiguráveisArranjos de grão grossoComputer architectureReconfigurable architecturesCoarse-grained processorsCNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAOExploração do espaço de projeto de arquiteturas reconfiguráveis em arranjosDesign space exploration for array reconfigurable architecturesinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisinfo:eu-repo/semantics/openAccessreponame:LOCUS Repositório Institucional da UFVinstname:Universidade Federal de Viçosa (UFV)instacron:UFVORIGINALtexto completo.pdfapplication/pdf2220155https://locus.ufv.br//bitstream/123456789/2672/1/texto%20completo.pdf87a0ed3079dcef5ef12b463791a8f471MD51TEXTtexto completo.pdf.txttexto completo.pdf.txtExtracted texttext/plain203773https://locus.ufv.br//bitstream/123456789/2672/2/texto%20completo.pdf.txt87982c509567a94066a39de38431e121MD52THUMBNAILtexto completo.pdf.jpgtexto completo.pdf.jpgIM Thumbnailimage/jpeg3698https://locus.ufv.br//bitstream/123456789/2672/3/texto%20completo.pdf.jpg901b99b9c6aa9b22f49fab7f8e98211aMD53123456789/26722016-04-08 23:13:22.059oai:locus.ufv.br:123456789/2672Repositório InstitucionalPUBhttps://www.locus.ufv.br/oai/requestfabiojreis@ufv.bropendoar:21452016-04-09T02:13:22LOCUS Repositório Institucional da UFV - Universidade Federal de Viçosa (UFV)false
dc.title.por.fl_str_mv Exploração do espaço de projeto de arquiteturas reconfiguráveis em arranjos
dc.title.alternative.eng.fl_str_mv Design space exploration for array reconfigurable architectures
title Exploração do espaço de projeto de arquiteturas reconfiguráveis em arranjos
spellingShingle Exploração do espaço de projeto de arquiteturas reconfiguráveis em arranjos
Silva, Marcos Vinicius da
Arquitetura de computador
Arquiteturas reconfiguráveis
Arranjos de grão grosso
Computer architecture
Reconfigurable architectures
Coarse-grained processors
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
title_short Exploração do espaço de projeto de arquiteturas reconfiguráveis em arranjos
title_full Exploração do espaço de projeto de arquiteturas reconfiguráveis em arranjos
title_fullStr Exploração do espaço de projeto de arquiteturas reconfiguráveis em arranjos
title_full_unstemmed Exploração do espaço de projeto de arquiteturas reconfiguráveis em arranjos
title_sort Exploração do espaço de projeto de arquiteturas reconfiguráveis em arranjos
author Silva, Marcos Vinicius da
author_facet Silva, Marcos Vinicius da
author_role author
dc.contributor.authorLattes.por.fl_str_mv http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4795531P9
dc.contributor.author.fl_str_mv Silva, Marcos Vinicius da
dc.contributor.advisor-co1.fl_str_mv Goulart, Carlos de Castro
dc.contributor.advisor-co1Lattes.fl_str_mv http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4784106Y9
dc.contributor.advisor-co2.fl_str_mv Iorio, Vladimir Oliveira Di
dc.contributor.advisor-co2Lattes.fl_str_mv http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4784559J9
dc.contributor.advisor1.fl_str_mv Ferreira, Ricardo dos Santos
dc.contributor.advisor1Lattes.fl_str_mv http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4723626E5
dc.contributor.referee1.fl_str_mv Andrade, Marcus Vinícius Alvim
dc.contributor.referee1Lattes.fl_str_mv http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4785900Z5
dc.contributor.referee2.fl_str_mv Carro, Luigi
dc.contributor.referee2Lattes.fl_str_mv http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4785731J7
contributor_str_mv Goulart, Carlos de Castro
Iorio, Vladimir Oliveira Di
Ferreira, Ricardo dos Santos
Andrade, Marcus Vinícius Alvim
Carro, Luigi
dc.subject.por.fl_str_mv Arquitetura de computador
Arquiteturas reconfiguráveis
Arranjos de grão grosso
topic Arquitetura de computador
Arquiteturas reconfiguráveis
Arranjos de grão grosso
Computer architecture
Reconfigurable architectures
Coarse-grained processors
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
dc.subject.eng.fl_str_mv Computer architecture
Reconfigurable architectures
Coarse-grained processors
dc.subject.cnpq.fl_str_mv CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
description Current applications of signal processing in embedded systems demand hardware solutions with high processing power and low consumption. Moreover, these solutions must be scaled allowing easy adaptation in order to follow technological advances in the construction of integrated circuits. Coarse-grained reconfigurable array processors architectures allow to attend this demand, and nowadays are research focus that considers several ways to deal with it s implementation, with variation of characteristics as topology, processing elements and routing capacity, among others. This work presents a placement algorithm in arrangements of processors capable to deal with variations of these characteristics, allowing early evaluation of its performance for several architectures. A test set with several DSP benchmarks was elaborated for validation. The experiments shows that the solution is fast, flexible and scalable, allowing exploration of an ample architecture spectrum before physical implementation.
publishDate 2006
dc.date.issued.fl_str_mv 2006-08-28
dc.date.available.fl_str_mv 2007-07-23
2015-03-26T13:10:40Z
dc.date.accessioned.fl_str_mv 2015-03-26T13:10:40Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv SILVA, Marcos Vinicius da. Design space exploration for array reconfigurable architectures. 2006. 125 f. Dissertação (Mestrado em Metodologias e técnicas da Computação; Sistemas de Computação) - Universidade Federal de Viçosa, Viçosa, 2006.
dc.identifier.uri.fl_str_mv http://locus.ufv.br/handle/123456789/2672
identifier_str_mv SILVA, Marcos Vinicius da. Design space exploration for array reconfigurable architectures. 2006. 125 f. Dissertação (Mestrado em Metodologias e técnicas da Computação; Sistemas de Computação) - Universidade Federal de Viçosa, Viçosa, 2006.
url http://locus.ufv.br/handle/123456789/2672
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Universidade Federal de Viçosa
dc.publisher.program.fl_str_mv Mestrado em Ciência da Computação
dc.publisher.initials.fl_str_mv UFV
dc.publisher.country.fl_str_mv BR
dc.publisher.department.fl_str_mv Metodologias e técnicas da Computação; Sistemas de Computação
publisher.none.fl_str_mv Universidade Federal de Viçosa
dc.source.none.fl_str_mv reponame:LOCUS Repositório Institucional da UFV
instname:Universidade Federal de Viçosa (UFV)
instacron:UFV
instname_str Universidade Federal de Viçosa (UFV)
instacron_str UFV
institution UFV
reponame_str LOCUS Repositório Institucional da UFV
collection LOCUS Repositório Institucional da UFV
bitstream.url.fl_str_mv https://locus.ufv.br//bitstream/123456789/2672/1/texto%20completo.pdf
https://locus.ufv.br//bitstream/123456789/2672/2/texto%20completo.pdf.txt
https://locus.ufv.br//bitstream/123456789/2672/3/texto%20completo.pdf.jpg
bitstream.checksum.fl_str_mv 87a0ed3079dcef5ef12b463791a8f471
87982c509567a94066a39de38431e121
901b99b9c6aa9b22f49fab7f8e98211a
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv LOCUS Repositório Institucional da UFV - Universidade Federal de Viçosa (UFV)
repository.mail.fl_str_mv fabiojreis@ufv.br
_version_ 1794528763920252928

Registros relacionados