Domain-specific and general-purpose acceleration in reconfigurable and Vector processor platforms
| Ano de defesa: | 2019 |
|---|---|
| Autor(a) principal: | |
| Orientador(a): | |
| Banca de defesa: | |
| Tipo de documento: | Dissertação |
| Tipo de acesso: | Acesso aberto |
| Idioma: | eng |
| Instituição de defesa: |
Universidade Federal de Viçosa
|
| Programa de Pós-Graduação: |
Ciência da Computação
|
| Departamento: |
Não Informado pela instituição
|
| País: |
Não Informado pela instituição
|
| Área do conhecimento CNPq: | |
| Link de acesso: | https://locus.ufv.br//handle/123456789/30986 |
Resumo: | Muitas plataformas heterogêneas CPU-FPGA emergiram nos últimos anos variando de grandes sistemas a nós compostos por um único chip. Neste trabalho nós apresentamos três artigos cuja implementação foi realizada neste tipo de plataforma heterogênea. O primeiro explica a implementação de um acelerador de detecção de colisões, o segundo compara esta implementação à um acelerador de redes booleanas de regulação de genes e à outras aplicações do estado da arte, lições são derivadas sobre o que deve ser levado em consideração antes de começar uma implementação para um sistema heterogêneo. O terceiro artigo compara duas ISAs Vetoriais diferentes, Vector Register (VR) e Vector Memory (VM). Este trabalho mostra as vantagens de se utilizar VM ao invés de VR. O foco do primeiro e segundo artigos é na aceleração de aplicações específicas para uma plataforma específica, o foco do terceiro artigo é comparar duas ISAs vetoriais em uma mesma plataforma para ambas. Palavras-chave: FPGA. Processador Vetorial. Acelerador em hardware. |
| id |
UFV_94588659a2fe95a4f791f3f78d588dd3 |
|---|---|
| oai_identifier_str |
oai:locus.ufv.br:123456789/30986 |
| network_acronym_str |
UFV |
| network_name_str |
LOCUS Repositório Institucional da UFV |
| repository_id_str |
|
| spelling |
Alves, Fredy Augusto Macielhttp://lattes.cnpq.br/4501720912218424Nacif, José Augusto Miranda2023-05-31T12:29:43Z2023-05-31T12:29:43Z2019-10-07ALVES, Fredy Augusto Maciel. Domain-specific and general-purpose acceleration in reconfigurable and vector processor platforms. 2019. 39 f. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal de Viçosa, Viçosa. 2019.https://locus.ufv.br//handle/123456789/30986Muitas plataformas heterogêneas CPU-FPGA emergiram nos últimos anos variando de grandes sistemas a nós compostos por um único chip. Neste trabalho nós apresentamos três artigos cuja implementação foi realizada neste tipo de plataforma heterogênea. O primeiro explica a implementação de um acelerador de detecção de colisões, o segundo compara esta implementação à um acelerador de redes booleanas de regulação de genes e à outras aplicações do estado da arte, lições são derivadas sobre o que deve ser levado em consideração antes de começar uma implementação para um sistema heterogêneo. O terceiro artigo compara duas ISAs Vetoriais diferentes, Vector Register (VR) e Vector Memory (VM). Este trabalho mostra as vantagens de se utilizar VM ao invés de VR. O foco do primeiro e segundo artigos é na aceleração de aplicações específicas para uma plataforma específica, o foco do terceiro artigo é comparar duas ISAs vetoriais em uma mesma plataforma para ambas. Palavras-chave: FPGA. Processador Vetorial. Acelerador em hardware.Many heterogeneous CPU-FPGA platforms have emerged in the past few years ranging from large systems to single chip nodes. In this work we present three different papers implemented on this type of heterogeneous platform. The first one explains the implemen- tation of a collision detector accelerator, the second one compares this implementation to a boolean gene regulatory network accelerator and other applications, it derives lessons learned about what to take into consideration before implementing for heterogeneous systems. The third paper compares two different vector processor ISAs, vector register (VR) and vector memory (VM). It shows the advantages of using VM over VR. The focus of the first and second work is on the acceleration of specific applications for a specific platform, the focus of the third one is to compare two different vector ISAs on the same platform for both. Keywords: FPGA. Vector Processor. Hardware Accelerator.Fundação de Amparo à Pesquisa do Estado de Minas GeraisengUniversidade Federal de ViçosaCiência da ComputaçãoProcessamento paralelo (Computadores)Processadores de matrizArranjos de lógica programável em campoCiência da ComputaçãoDomain-specific and general-purpose acceleration in reconfigurable and Vector processor platformsAceleração de uso geral e de domínios específicos em plataformas reconfiguráveis e processadores vetoriaisinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisUniversidade Federal de ViçosaDepartamento de InformáticaMestre em Ciência da ComputaçãoViçosa - MG2019-10-07Mestradoinfo:eu-repo/semantics/openAccessreponame:LOCUS Repositório Institucional da UFVinstname:Universidade Federal de Viçosa (UFV)instacron:UFVORIGINALtexto completo.pdftexto completo.pdftexto completoapplication/pdf1058470https://locus.ufv.br//bitstream/123456789/30986/1/texto%20completo.pdf902a79487c48aaa83e7ffe4adca57d0bMD51LICENSElicense.txtlicense.txttext/plain; charset=utf-81748https://locus.ufv.br//bitstream/123456789/30986/2/license.txt8a4605be74aa9ea9d79846c1fba20a33MD52123456789/309862023-05-31 09:29:46.684oai:locus.ufv.br:123456789/30986Tk9URTogUExBQ0UgWU9VUiBPV04gTElDRU5TRSBIRVJFClRoaXMgc2FtcGxlIGxpY2Vuc2UgaXMgcHJvdmlkZWQgZm9yIGluZm9ybWF0aW9uYWwgcHVycG9zZXMgb25seS4KCk5PTi1FWENMVVNJVkUgRElTVFJJQlVUSU9OIExJQ0VOU0UKCkJ5IHNpZ25pbmcgYW5kIHN1Ym1pdHRpbmcgdGhpcyBsaWNlbnNlLCB5b3UgKHRoZSBhdXRob3Iocykgb3IgY29weXJpZ2h0Cm93bmVyKSBncmFudHMgdG8gRFNwYWNlIFVuaXZlcnNpdHkgKERTVSkgdGhlIG5vbi1leGNsdXNpdmUgcmlnaHQgdG8gcmVwcm9kdWNlLAp0cmFuc2xhdGUgKGFzIGRlZmluZWQgYmVsb3cpLCBhbmQvb3IgZGlzdHJpYnV0ZSB5b3VyIHN1Ym1pc3Npb24gKGluY2x1ZGluZwp0aGUgYWJzdHJhY3QpIHdvcmxkd2lkZSBpbiBwcmludCBhbmQgZWxlY3Ryb25pYyBmb3JtYXQgYW5kIGluIGFueSBtZWRpdW0sCmluY2x1ZGluZyBidXQgbm90IGxpbWl0ZWQgdG8gYXVkaW8gb3IgdmlkZW8uCgpZb3UgYWdyZWUgdGhhdCBEU1UgbWF5LCB3aXRob3V0IGNoYW5naW5nIHRoZSBjb250ZW50LCB0cmFuc2xhdGUgdGhlCnN1Ym1pc3Npb24gdG8gYW55IG1lZGl1bSBvciBmb3JtYXQgZm9yIHRoZSBwdXJwb3NlIG9mIHByZXNlcnZhdGlvbi4KCllvdSBhbHNvIGFncmVlIHRoYXQgRFNVIG1heSBrZWVwIG1vcmUgdGhhbiBvbmUgY29weSBvZiB0aGlzIHN1Ym1pc3Npb24gZm9yCnB1cnBvc2VzIG9mIHNlY3VyaXR5LCBiYWNrLXVwIGFuZCBwcmVzZXJ2YXRpb24uCgpZb3UgcmVwcmVzZW50IHRoYXQgdGhlIHN1Ym1pc3Npb24gaXMgeW91ciBvcmlnaW5hbCB3b3JrLCBhbmQgdGhhdCB5b3UgaGF2ZQp0aGUgcmlnaHQgdG8gZ3JhbnQgdGhlIHJpZ2h0cyBjb250YWluZWQgaW4gdGhpcyBsaWNlbnNlLiBZb3UgYWxzbyByZXByZXNlbnQKdGhhdCB5b3VyIHN1Ym1pc3Npb24gZG9lcyBub3QsIHRvIHRoZSBiZXN0IG9mIHlvdXIga25vd2xlZGdlLCBpbmZyaW5nZSB1cG9uCmFueW9uZSdzIGNvcHlyaWdodC4KCklmIHRoZSBzdWJtaXNzaW9uIGNvbnRhaW5zIG1hdGVyaWFsIGZvciB3aGljaCB5b3UgZG8gbm90IGhvbGQgY29weXJpZ2h0LAp5b3UgcmVwcmVzZW50IHRoYXQgeW91IGhhdmUgb2J0YWluZWQgdGhlIHVucmVzdHJpY3RlZCBwZXJtaXNzaW9uIG9mIHRoZQpjb3B5cmlnaHQgb3duZXIgdG8gZ3JhbnQgRFNVIHRoZSByaWdodHMgcmVxdWlyZWQgYnkgdGhpcyBsaWNlbnNlLCBhbmQgdGhhdApzdWNoIHRoaXJkLXBhcnR5IG93bmVkIG1hdGVyaWFsIGlzIGNsZWFybHkgaWRlbnRpZmllZCBhbmQgYWNrbm93bGVkZ2VkCndpdGhpbiB0aGUgdGV4dCBvciBjb250ZW50IG9mIHRoZSBzdWJtaXNzaW9uLgoKSUYgVEhFIFNVQk1JU1NJT04gSVMgQkFTRUQgVVBPTiBXT1JLIFRIQVQgSEFTIEJFRU4gU1BPTlNPUkVEIE9SIFNVUFBPUlRFRApCWSBBTiBBR0VOQ1kgT1IgT1JHQU5JWkFUSU9OIE9USEVSIFRIQU4gRFNVLCBZT1UgUkVQUkVTRU5UIFRIQVQgWU9VIEhBVkUKRlVMRklMTEVEIEFOWSBSSUdIVCBPRiBSRVZJRVcgT1IgT1RIRVIgT0JMSUdBVElPTlMgUkVRVUlSRUQgQlkgU1VDSApDT05UUkFDVCBPUiBBR1JFRU1FTlQuCgpEU1Ugd2lsbCBjbGVhcmx5IGlkZW50aWZ5IHlvdXIgbmFtZShzKSBhcyB0aGUgYXV0aG9yKHMpIG9yIG93bmVyKHMpIG9mIHRoZQpzdWJtaXNzaW9uLCBhbmQgd2lsbCBub3QgbWFrZSBhbnkgYWx0ZXJhdGlvbiwgb3RoZXIgdGhhbiBhcyBhbGxvd2VkIGJ5IHRoaXMKbGljZW5zZSwgdG8geW91ciBzdWJtaXNzaW9uLgo=Repositório InstitucionalPUBhttps://www.locus.ufv.br/oai/requestfabiojreis@ufv.bropendoar:21452023-05-31T12:29:46LOCUS Repositório Institucional da UFV - Universidade Federal de Viçosa (UFV)false |
| dc.title.en.fl_str_mv |
Domain-specific and general-purpose acceleration in reconfigurable and Vector processor platforms |
| dc.title.pt-BR.fl_str_mv |
Aceleração de uso geral e de domínios específicos em plataformas reconfiguráveis e processadores vetoriais |
| title |
Domain-specific and general-purpose acceleration in reconfigurable and Vector processor platforms |
| spellingShingle |
Domain-specific and general-purpose acceleration in reconfigurable and Vector processor platforms Alves, Fredy Augusto Maciel Processamento paralelo (Computadores) Processadores de matriz Arranjos de lógica programável em campo Ciência da Computação |
| title_short |
Domain-specific and general-purpose acceleration in reconfigurable and Vector processor platforms |
| title_full |
Domain-specific and general-purpose acceleration in reconfigurable and Vector processor platforms |
| title_fullStr |
Domain-specific and general-purpose acceleration in reconfigurable and Vector processor platforms |
| title_full_unstemmed |
Domain-specific and general-purpose acceleration in reconfigurable and Vector processor platforms |
| title_sort |
Domain-specific and general-purpose acceleration in reconfigurable and Vector processor platforms |
| author |
Alves, Fredy Augusto Maciel |
| author_facet |
Alves, Fredy Augusto Maciel |
| author_role |
author |
| dc.contributor.authorLattes.pt-BR.fl_str_mv |
http://lattes.cnpq.br/4501720912218424 |
| dc.contributor.author.fl_str_mv |
Alves, Fredy Augusto Maciel |
| dc.contributor.advisor1.fl_str_mv |
Nacif, José Augusto Miranda |
| contributor_str_mv |
Nacif, José Augusto Miranda |
| dc.subject.pt-BR.fl_str_mv |
Processamento paralelo (Computadores) Processadores de matriz Arranjos de lógica programável em campo |
| topic |
Processamento paralelo (Computadores) Processadores de matriz Arranjos de lógica programável em campo Ciência da Computação |
| dc.subject.cnpq.fl_str_mv |
Ciência da Computação |
| description |
Muitas plataformas heterogêneas CPU-FPGA emergiram nos últimos anos variando de grandes sistemas a nós compostos por um único chip. Neste trabalho nós apresentamos três artigos cuja implementação foi realizada neste tipo de plataforma heterogênea. O primeiro explica a implementação de um acelerador de detecção de colisões, o segundo compara esta implementação à um acelerador de redes booleanas de regulação de genes e à outras aplicações do estado da arte, lições são derivadas sobre o que deve ser levado em consideração antes de começar uma implementação para um sistema heterogêneo. O terceiro artigo compara duas ISAs Vetoriais diferentes, Vector Register (VR) e Vector Memory (VM). Este trabalho mostra as vantagens de se utilizar VM ao invés de VR. O foco do primeiro e segundo artigos é na aceleração de aplicações específicas para uma plataforma específica, o foco do terceiro artigo é comparar duas ISAs vetoriais em uma mesma plataforma para ambas. Palavras-chave: FPGA. Processador Vetorial. Acelerador em hardware. |
| publishDate |
2019 |
| dc.date.issued.fl_str_mv |
2019-10-07 |
| dc.date.accessioned.fl_str_mv |
2023-05-31T12:29:43Z |
| dc.date.available.fl_str_mv |
2023-05-31T12:29:43Z |
| dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
| dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
| format |
masterThesis |
| status_str |
publishedVersion |
| dc.identifier.citation.fl_str_mv |
ALVES, Fredy Augusto Maciel. Domain-specific and general-purpose acceleration in reconfigurable and vector processor platforms. 2019. 39 f. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal de Viçosa, Viçosa. 2019. |
| dc.identifier.uri.fl_str_mv |
https://locus.ufv.br//handle/123456789/30986 |
| identifier_str_mv |
ALVES, Fredy Augusto Maciel. Domain-specific and general-purpose acceleration in reconfigurable and vector processor platforms. 2019. 39 f. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal de Viçosa, Viçosa. 2019. |
| url |
https://locus.ufv.br//handle/123456789/30986 |
| dc.language.iso.fl_str_mv |
eng |
| language |
eng |
| dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
| eu_rights_str_mv |
openAccess |
| dc.publisher.none.fl_str_mv |
Universidade Federal de Viçosa |
| dc.publisher.program.fl_str_mv |
Ciência da Computação |
| publisher.none.fl_str_mv |
Universidade Federal de Viçosa |
| dc.source.none.fl_str_mv |
reponame:LOCUS Repositório Institucional da UFV instname:Universidade Federal de Viçosa (UFV) instacron:UFV |
| instname_str |
Universidade Federal de Viçosa (UFV) |
| instacron_str |
UFV |
| institution |
UFV |
| reponame_str |
LOCUS Repositório Institucional da UFV |
| collection |
LOCUS Repositório Institucional da UFV |
| bitstream.url.fl_str_mv |
https://locus.ufv.br//bitstream/123456789/30986/1/texto%20completo.pdf https://locus.ufv.br//bitstream/123456789/30986/2/license.txt |
| bitstream.checksum.fl_str_mv |
902a79487c48aaa83e7ffe4adca57d0b 8a4605be74aa9ea9d79846c1fba20a33 |
| bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 |
| repository.name.fl_str_mv |
LOCUS Repositório Institucional da UFV - Universidade Federal de Viçosa (UFV) |
| repository.mail.fl_str_mv |
fabiojreis@ufv.br |
| _version_ |
1794528686175682560 |