Circuito integrado para multiplicação em GF (24) utilizando portas de limiar linear.

Detalhes bibliográficos
Ano de defesa: 2010
Autor(a) principal: LIMA FILHO, Cristóvão Mácio de Oliveira. lattes
Orientador(a): FREIRE, Raimundo Carlos Silvério. lattes, ASSIS, Francisco Marcos de. lattes
Banca de defesa: FONTGALLAND, Glauco., GURJÃO, Edmar Candeia., SOUZA, Antonio Augusto Lisboa de.
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Universidade Federal de Campina Grande
Programa de Pós-Graduação: PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA
Departamento: Centro de Engenharia Elétrica e Informática - CEEI
País: Brasil
Palavras-chave em Português:
Multiplicador de Mastrovito
Redes Neurais Discretas
Portas de Limiar Linear
Aritmética Modular com Polinômios
Polinômios sobre Corpos Finitos
Discrete Neural Networks
Linear Threshold Ports
Threshold Logic Gates
Área do conhecimento CNPq:
Engenharia Elétrica.
Link de acesso: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/1504
Resumo: Esta dissertação descreve o desenvolvimento de um leiaute de uma nova arquitetura de multiplicador em corpos finitos baseada no multiplicador de Mastrovito. Tal arquitetura tem como unidades de processamento as portas de limiar linear, que é o elemento básico de uma rede neural discreta. As redes neurais discretas implementadas com portas de limiar linear permitem reduzir a complexidade de certos circuitos antes implementados com lógica tradicional (Portas AND, OR e NOT). Com isso, a idéia de estender o uso de portas de limiar linear em operações aritméticas em corpos finitos se torna bastante atraente. Assim, para comprovar de forma prática, a eficiência das portas de limiar linear, a arquitetura de um multiplicador em GF(24), proposta em (LIDIANO - 2000), foi implementada utilizando as ferramentas de desenho de leiaute de circuito integrado da Mentor Graphics®. Os resultados da simulação do leiaute do circuito integrado do multiplicador em GF(24) são apresentados. Os mesmos indicaram um desempenho abaixo do esperado, devido a complexidade espacial do multiplicador em GF(2n) com 4=n não ser suficiente para que as vantagens da implementação com portas de limiar linear sejam visualizada.
id UFCG_9d802827746a33a84afd1e52dc816ae7
oai_identifier_str oai:localhost:riufcg/1504
network_acronym_str UFCG
network_name_str Biblioteca Digital de Teses e Dissertações da UFCG
repository_id_str
spelling FREIRE, Raimundo Carlos Silvério.ASSIS, Francisco Marcos de.FREIRE, R. C. S.ASSIS, F. M.http://lattes.cnpq.br/4016576596215504http://lattes.cnpq.br/2368523362272656FONTGALLAND, Glauco.GURJÃO, Edmar Candeia.SOUZA, Antonio Augusto Lisboa de.LIMA FILHO, C. M. O.http://lattes.cnpq.br/9452863746808062LIMA FILHO, Cristóvão Mácio de Oliveira.Esta dissertação descreve o desenvolvimento de um leiaute de uma nova arquitetura de multiplicador em corpos finitos baseada no multiplicador de Mastrovito. Tal arquitetura tem como unidades de processamento as portas de limiar linear, que é o elemento básico de uma rede neural discreta. As redes neurais discretas implementadas com portas de limiar linear permitem reduzir a complexidade de certos circuitos antes implementados com lógica tradicional (Portas AND, OR e NOT). Com isso, a idéia de estender o uso de portas de limiar linear em operações aritméticas em corpos finitos se torna bastante atraente. Assim, para comprovar de forma prática, a eficiência das portas de limiar linear, a arquitetura de um multiplicador em GF(24), proposta em (LIDIANO - 2000), foi implementada utilizando as ferramentas de desenho de leiaute de circuito integrado da Mentor Graphics®. Os resultados da simulação do leiaute do circuito integrado do multiplicador em GF(24) são apresentados. Os mesmos indicaram um desempenho abaixo do esperado, devido a complexidade espacial do multiplicador em GF(2n) com 4=n não ser suficiente para que as vantagens da implementação com portas de limiar linear sejam visualizada.This dissertation describes the development of a layout of new multiplication architecture in Galois field based on the Mastrovito multiplier. The processing unit of this new architecture is a threshold logic gate, which is a basic element of a discrete neural network. The discrete neural network built with threshold logic gates allow reduce de complexity of a certain circuits once built using traditional boolean gates (AND, OR and NOT). Therewith, the idea of extending the advantages of the threshold logic gates for arithmetic operations in Galois field to become very attractive. Thus, to confirm into practice form, the advantages of the threshold logic gates, a multiplier architecture in GF(24), proposed in (LIDIANO - 2000), was implemented using the integrated circuit layout tools of Mentor Graphics®. The results from simulations of the layout of multiplier in GF(24) are presented. These results indicated a low performance, due to the space complexity of GF(2n) multiplier with n = 4 is not enough for show the advantages of the multiplier implementation with threshold logic gates.Submitted by Johnny Rodrigues (johnnyrodrigues@ufcg.edu.br) on 2018-08-20T19:33:13Z No. of bitstreams: 1 CRISTOVÃO MÁCIO DE OLIVEIRA LIMA FILHO - DISSERTAÇÃO PPGEE 2010..pdf: 2095765 bytes, checksum: 1c2232fd0f1557df7308e04bad6426c2 (MD5)Made available in DSpace on 2018-08-20T19:33:13Z (GMT). No. of bitstreams: 1 CRISTOVÃO MÁCIO DE OLIVEIRA LIMA FILHO - DISSERTAÇÃO PPGEE 2010..pdf: 2095765 bytes, checksum: 1c2232fd0f1557df7308e04bad6426c2 (MD5) Previous issue date: 2010-06-09Universidade Federal de Campina GrandePÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICAUFCGBrasilCentro de Engenharia Elétrica e Informática - CEEIEngenharia Elétrica.Multiplicador de MastrovitoRedes Neurais DiscretasPortas de Limiar LinearAritmética Modular com PolinômiosPolinômios sobre Corpos FinitosDiscrete Neural NetworksLinear Threshold PortsThreshold Logic GatesCircuito integrado para multiplicação em GF (24) utilizando portas de limiar linear.Integrated circuit for GF multiplication (24) using linear threshold ports.2010-06-092018-08-20T19:33:13Z2018-08-202018-08-20T19:33:13Zhttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/1504LIMA FILHO, Cristóvão Mácio de Oliveira. Circuito integrado para multiplicação em GF (24) utilizando portas de limiar linear. 2010. 81 f. (Dissertação de Mestrado em Engenharia Elétrica), Programa de Pós-graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2010.info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisporinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFCGinstname:Universidade Federal de Campina Grande (UFCG)instacron:UFCGORIGINALCRISTOVÃO MÁCIO DE OLIVEIRA LIMA FILHO - DISSERTAÇÃO PPGEE 2010.pdfCRISTOVÃO MÁCIO DE OLIVEIRA LIMA FILHO - DISSERTAÇÃO PPGEE 2010.pdfapplication/pdf1679831http://dspace.sti.ufcg.edu.br:8080/xmlui/bitstream/riufcg/1504/3/CRISTOV%C3%83O+M%C3%81CIO+DE+OLIVEIRA+LIMA+FILHO+-+DISSERTA%C3%87%C3%83O+PPGEE+2010.pdf7c92aa46b6e998720ae58132c693efcfMD53LICENSElicense.txtlicense.txttext/plain; charset=utf-81748http://dspace.sti.ufcg.edu.br:8080/xmlui/bitstream/riufcg/1504/2/license.txt8a4605be74aa9ea9d79846c1fba20a33MD52riufcg/15042021-06-14 17:09:26.975oai:localhost:riufcg/1504Tk9URTogUExBQ0UgWU9VUiBPV04gTElDRU5TRSBIRVJFClRoaXMgc2FtcGxlIGxpY2Vuc2UgaXMgcHJvdmlkZWQgZm9yIGluZm9ybWF0aW9uYWwgcHVycG9zZXMgb25seS4KCk5PTi1FWENMVVNJVkUgRElTVFJJQlVUSU9OIExJQ0VOU0UKCkJ5IHNpZ25pbmcgYW5kIHN1Ym1pdHRpbmcgdGhpcyBsaWNlbnNlLCB5b3UgKHRoZSBhdXRob3Iocykgb3IgY29weXJpZ2h0Cm93bmVyKSBncmFudHMgdG8gRFNwYWNlIFVuaXZlcnNpdHkgKERTVSkgdGhlIG5vbi1leGNsdXNpdmUgcmlnaHQgdG8gcmVwcm9kdWNlLAp0cmFuc2xhdGUgKGFzIGRlZmluZWQgYmVsb3cpLCBhbmQvb3IgZGlzdHJpYnV0ZSB5b3VyIHN1Ym1pc3Npb24gKGluY2x1ZGluZwp0aGUgYWJzdHJhY3QpIHdvcmxkd2lkZSBpbiBwcmludCBhbmQgZWxlY3Ryb25pYyBmb3JtYXQgYW5kIGluIGFueSBtZWRpdW0sCmluY2x1ZGluZyBidXQgbm90IGxpbWl0ZWQgdG8gYXVkaW8gb3IgdmlkZW8uCgpZb3UgYWdyZWUgdGhhdCBEU1UgbWF5LCB3aXRob3V0IGNoYW5naW5nIHRoZSBjb250ZW50LCB0cmFuc2xhdGUgdGhlCnN1Ym1pc3Npb24gdG8gYW55IG1lZGl1bSBvciBmb3JtYXQgZm9yIHRoZSBwdXJwb3NlIG9mIHByZXNlcnZhdGlvbi4KCllvdSBhbHNvIGFncmVlIHRoYXQgRFNVIG1heSBrZWVwIG1vcmUgdGhhbiBvbmUgY29weSBvZiB0aGlzIHN1Ym1pc3Npb24gZm9yCnB1cnBvc2VzIG9mIHNlY3VyaXR5LCBiYWNrLXVwIGFuZCBwcmVzZXJ2YXRpb24uCgpZb3UgcmVwcmVzZW50IHRoYXQgdGhlIHN1Ym1pc3Npb24gaXMgeW91ciBvcmlnaW5hbCB3b3JrLCBhbmQgdGhhdCB5b3UgaGF2ZQp0aGUgcmlnaHQgdG8gZ3JhbnQgdGhlIHJpZ2h0cyBjb250YWluZWQgaW4gdGhpcyBsaWNlbnNlLiBZb3UgYWxzbyByZXByZXNlbnQKdGhhdCB5b3VyIHN1Ym1pc3Npb24gZG9lcyBub3QsIHRvIHRoZSBiZXN0IG9mIHlvdXIga25vd2xlZGdlLCBpbmZyaW5nZSB1cG9uCmFueW9uZSdzIGNvcHlyaWdodC4KCklmIHRoZSBzdWJtaXNzaW9uIGNvbnRhaW5zIG1hdGVyaWFsIGZvciB3aGljaCB5b3UgZG8gbm90IGhvbGQgY29weXJpZ2h0LAp5b3UgcmVwcmVzZW50IHRoYXQgeW91IGhhdmUgb2J0YWluZWQgdGhlIHVucmVzdHJpY3RlZCBwZXJtaXNzaW9uIG9mIHRoZQpjb3B5cmlnaHQgb3duZXIgdG8gZ3JhbnQgRFNVIHRoZSByaWdodHMgcmVxdWlyZWQgYnkgdGhpcyBsaWNlbnNlLCBhbmQgdGhhdApzdWNoIHRoaXJkLXBhcnR5IG93bmVkIG1hdGVyaWFsIGlzIGNsZWFybHkgaWRlbnRpZmllZCBhbmQgYWNrbm93bGVkZ2VkCndpdGhpbiB0aGUgdGV4dCBvciBjb250ZW50IG9mIHRoZSBzdWJtaXNzaW9uLgoKSUYgVEhFIFNVQk1JU1NJT04gSVMgQkFTRUQgVVBPTiBXT1JLIFRIQVQgSEFTIEJFRU4gU1BPTlNPUkVEIE9SIFNVUFBPUlRFRApCWSBBTiBBR0VOQ1kgT1IgT1JHQU5JWkFUSU9OIE9USEVSIFRIQU4gRFNVLCBZT1UgUkVQUkVTRU5UIFRIQVQgWU9VIEhBVkUKRlVMRklMTEVEIEFOWSBSSUdIVCBPRiBSRVZJRVcgT1IgT1RIRVIgT0JMSUdBVElPTlMgUkVRVUlSRUQgQlkgU1VDSApDT05UUkFDVCBPUiBBR1JFRU1FTlQuCgpEU1Ugd2lsbCBjbGVhcmx5IGlkZW50aWZ5IHlvdXIgbmFtZShzKSBhcyB0aGUgYXV0aG9yKHMpIG9yIG93bmVyKHMpIG9mIHRoZQpzdWJtaXNzaW9uLCBhbmQgd2lsbCBub3QgbWFrZSBhbnkgYWx0ZXJhdGlvbiwgb3RoZXIgdGhhbiBhcyBhbGxvd2VkIGJ5IHRoaXMKbGljZW5zZSwgdG8geW91ciBzdWJtaXNzaW9uLgo=Biblioteca Digital de Teses e Dissertaçõeshttp://bdtd.ufcg.edu.br/PUBhttp://dspace.sti.ufcg.edu.br:8080/oai/requestbdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.bropendoar:48512021-06-14T20:09:26Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG)false
dc.title.pt_BR.fl_str_mv Circuito integrado para multiplicação em GF (24) utilizando portas de limiar linear.
dc.title.alternative.pt_BR.fl_str_mv Integrated circuit for GF multiplication (24) using linear threshold ports.
title Circuito integrado para multiplicação em GF (24) utilizando portas de limiar linear.
spellingShingle Circuito integrado para multiplicação em GF (24) utilizando portas de limiar linear.
LIMA FILHO, Cristóvão Mácio de Oliveira.
Engenharia Elétrica.
Multiplicador de Mastrovito
Redes Neurais Discretas
Portas de Limiar Linear
Aritmética Modular com Polinômios
Polinômios sobre Corpos Finitos
Discrete Neural Networks
Linear Threshold Ports
Threshold Logic Gates
title_short Circuito integrado para multiplicação em GF (24) utilizando portas de limiar linear.
title_full Circuito integrado para multiplicação em GF (24) utilizando portas de limiar linear.
title_fullStr Circuito integrado para multiplicação em GF (24) utilizando portas de limiar linear.
title_full_unstemmed Circuito integrado para multiplicação em GF (24) utilizando portas de limiar linear.
title_sort Circuito integrado para multiplicação em GF (24) utilizando portas de limiar linear.
author LIMA FILHO, Cristóvão Mácio de Oliveira.
author_facet LIMA FILHO, Cristóvão Mácio de Oliveira.
author_role author
dc.contributor.advisor1.fl_str_mv FREIRE, Raimundo Carlos Silvério.
ASSIS, Francisco Marcos de.
dc.contributor.advisor1ID.fl_str_mv FREIRE, R. C. S.
ASSIS, F. M.
dc.contributor.advisor1Lattes.fl_str_mv http://lattes.cnpq.br/4016576596215504
http://lattes.cnpq.br/2368523362272656
dc.contributor.referee1.fl_str_mv FONTGALLAND, Glauco.
dc.contributor.referee2.fl_str_mv GURJÃO, Edmar Candeia.
dc.contributor.referee3.fl_str_mv SOUZA, Antonio Augusto Lisboa de.
dc.contributor.authorID.fl_str_mv LIMA FILHO, C. M. O.
dc.contributor.authorLattes.fl_str_mv http://lattes.cnpq.br/9452863746808062
dc.contributor.author.fl_str_mv LIMA FILHO, Cristóvão Mácio de Oliveira.
contributor_str_mv FREIRE, Raimundo Carlos Silvério.
ASSIS, Francisco Marcos de.
FONTGALLAND, Glauco.
GURJÃO, Edmar Candeia.
SOUZA, Antonio Augusto Lisboa de.
dc.subject.cnpq.fl_str_mv Engenharia Elétrica.
topic Engenharia Elétrica.
Multiplicador de Mastrovito
Redes Neurais Discretas
Portas de Limiar Linear
Aritmética Modular com Polinômios
Polinômios sobre Corpos Finitos
Discrete Neural Networks
Linear Threshold Ports
Threshold Logic Gates
dc.subject.por.fl_str_mv Multiplicador de Mastrovito
Redes Neurais Discretas
Portas de Limiar Linear
Aritmética Modular com Polinômios
Polinômios sobre Corpos Finitos
Discrete Neural Networks
Linear Threshold Ports
Threshold Logic Gates
description Esta dissertação descreve o desenvolvimento de um leiaute de uma nova arquitetura de multiplicador em corpos finitos baseada no multiplicador de Mastrovito. Tal arquitetura tem como unidades de processamento as portas de limiar linear, que é o elemento básico de uma rede neural discreta. As redes neurais discretas implementadas com portas de limiar linear permitem reduzir a complexidade de certos circuitos antes implementados com lógica tradicional (Portas AND, OR e NOT). Com isso, a idéia de estender o uso de portas de limiar linear em operações aritméticas em corpos finitos se torna bastante atraente. Assim, para comprovar de forma prática, a eficiência das portas de limiar linear, a arquitetura de um multiplicador em GF(24), proposta em (LIDIANO - 2000), foi implementada utilizando as ferramentas de desenho de leiaute de circuito integrado da Mentor Graphics®. Os resultados da simulação do leiaute do circuito integrado do multiplicador em GF(24) são apresentados. Os mesmos indicaram um desempenho abaixo do esperado, devido a complexidade espacial do multiplicador em GF(2n) com 4=n não ser suficiente para que as vantagens da implementação com portas de limiar linear sejam visualizada.
publishDate 2010
dc.date.issued.fl_str_mv 2010-06-09
dc.date.accessioned.fl_str_mv 2018-08-20T19:33:13Z
dc.date.available.fl_str_mv 2018-08-20
2018-08-20T19:33:13Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/1504
dc.identifier.citation.fl_str_mv LIMA FILHO, Cristóvão Mácio de Oliveira. Circuito integrado para multiplicação em GF (24) utilizando portas de limiar linear. 2010. 81 f. (Dissertação de Mestrado em Engenharia Elétrica), Programa de Pós-graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2010.
url http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/1504
identifier_str_mv LIMA FILHO, Cristóvão Mácio de Oliveira. Circuito integrado para multiplicação em GF (24) utilizando portas de limiar linear. 2010. 81 f. (Dissertação de Mestrado em Engenharia Elétrica), Programa de Pós-graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraíba - Brasil, 2010.
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Federal de Campina Grande
dc.publisher.program.fl_str_mv PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA
dc.publisher.initials.fl_str_mv UFCG
dc.publisher.country.fl_str_mv Brasil
dc.publisher.department.fl_str_mv Centro de Engenharia Elétrica e Informática - CEEI
publisher.none.fl_str_mv Universidade Federal de Campina Grande
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFCG
instname:Universidade Federal de Campina Grande (UFCG)
instacron:UFCG
instname_str Universidade Federal de Campina Grande (UFCG)
instacron_str UFCG
institution UFCG
reponame_str Biblioteca Digital de Teses e Dissertações da UFCG
collection Biblioteca Digital de Teses e Dissertações da UFCG
bitstream.url.fl_str_mv http://dspace.sti.ufcg.edu.br:8080/xmlui/bitstream/riufcg/1504/3/CRISTOV%C3%83O+M%C3%81CIO+DE+OLIVEIRA+LIMA+FILHO+-+DISSERTA%C3%87%C3%83O+PPGEE+2010.pdf
http://dspace.sti.ufcg.edu.br:8080/xmlui/bitstream/riufcg/1504/2/license.txt
bitstream.checksum.fl_str_mv 7c92aa46b6e998720ae58132c693efcf
8a4605be74aa9ea9d79846c1fba20a33
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG)
repository.mail.fl_str_mv bdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.br
_version_ 1797044605634478080

Registros relacionados