Multiplicador em corpo finito utilizando redes neurais discretas.

Detalhes bibliográficos
Ano de defesa: 2000
Autor(a) principal: Oliveira, Lidiano Augusto Nóbrega de. lattes
Orientador(a): Assis, Francisco Marcos de. lattes
Banca de defesa: Lima, Antonio Marcus Nobrega., Melcher, Elmar Uwe kurt., Freire, Raimundo Carlos Silvério., Souza, Ricardo Menezes Campello de.
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Universidade Federal de Campina Grande
Programa de Pós-Graduação: PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA
Departamento: Centro de Engenharia Elétrica e Informática - CEEI
País: Brasil
Palavras-chave em Português:
Corpos Finitos
Redes Naturais Discretas
Exponenciação
Portas de Limiar
Finite Bodies
Discrete Natural Networks
Exponentiation
Threshold Doors
Números Pseudoaleatórios
Pseudorandom Numbers
Área do conhecimento CNPq:
Engenharia Elétrica
Link de acesso: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/10561
Resumo: Calculo em corpos finitos são amplamente utilizados em códigos corretores de erros, processamento digital de sinal, geração de números pseudoaleatórios e esquemas de criptografia. Geralmente essas aplicações modernas necessitam de implementações que satisfaçam as exigências de alta velocidade. Assumindo a representação em base polinomial dos elementos do corpo, adição e simples de implementar enquanto a multiplicação paralela rápida necessita de uma estrutura mais complexa. Outras operações aritméticas importantes dos corpos finitos, tais como exponenciação e divisão, podem ser realizadas através de repetidas multiplicações. Consequentemente, multiplicadores eficientes são desejados já que a maioria das operações aritméticas avangadas são baseadas na multiplicação. As redes neurais discretas implementadas com portas de limiar linear permitem reduzir a complexidade de certos circuitos antes implementado com logica tradicional (portas AND, OR e NOT). Muitas pesquisas tem sido desenvolvidas com relação a aplicação das portas de limiar linear em operações aritméticas básicas (adição, multiplicação e divisão). Essas operações podem ser implementadas com portas de limiar linear utilizando um baixo numero de portas e retardo fixo. A ideia de estender o uso de portas de limiar linear em operações aritméticas básicas para aritmética em corpo finito e proposta neste trabalho. Esta dissertação apresenta uma arquitetura de um multiplicador paralelo em GF (2n) baseado no multiplicador de Mastrovito com portas de limiar linear. Também uma nova arquitetura e proposta, mais eficiente em termos da complexidade temporal e espacial e mantendo uma baixa complexidade espacial.
id UFCG_e9692a14cdbf54165fcc70bd7edfe1a6
oai_identifier_str oai:localhost:riufcg/10561
network_acronym_str UFCG
network_name_str Biblioteca Digital de Teses e Dissertações da UFCG
repository_id_str
spelling Assis, Francisco Marcos de.http://lattes.cnpq.br/2368523362272656Lima, Antonio Marcus Nobrega.Melcher, Elmar Uwe kurt.Freire, Raimundo Carlos Silvério.Souza, Ricardo Menezes Campello de.http://lattes.cnpq.br/7399493881755815Oliveira, Lidiano Augusto Nóbrega de.Calculo em corpos finitos são amplamente utilizados em códigos corretores de erros, processamento digital de sinal, geração de números pseudoaleatórios e esquemas de criptografia. Geralmente essas aplicações modernas necessitam de implementações que satisfaçam as exigências de alta velocidade. Assumindo a representação em base polinomial dos elementos do corpo, adição e simples de implementar enquanto a multiplicação paralela rápida necessita de uma estrutura mais complexa. Outras operações aritméticas importantes dos corpos finitos, tais como exponenciação e divisão, podem ser realizadas através de repetidas multiplicações. Consequentemente, multiplicadores eficientes são desejados já que a maioria das operações aritméticas avangadas são baseadas na multiplicação. As redes neurais discretas implementadas com portas de limiar linear permitem reduzir a complexidade de certos circuitos antes implementado com logica tradicional (portas AND, OR e NOT). Muitas pesquisas tem sido desenvolvidas com relação a aplicação das portas de limiar linear em operações aritméticas básicas (adição, multiplicação e divisão). Essas operações podem ser implementadas com portas de limiar linear utilizando um baixo numero de portas e retardo fixo. A ideia de estender o uso de portas de limiar linear em operações aritméticas básicas para aritmética em corpo finito e proposta neste trabalho. Esta dissertação apresenta uma arquitetura de um multiplicador paralelo em GF (2n) baseado no multiplicador de Mastrovito com portas de limiar linear. Também uma nova arquitetura e proposta, mais eficiente em termos da complexidade temporal e espacial e mantendo uma baixa complexidade espacial.Finite body calculations are widely used in code correction errors, digital signal processing, pseudorandom number generation, and schematics of encryption. Generally these modern applications require implementations that meet the high speed requirements. Assuming the polynomial representation of body elements, addition and simple to implement while rapid parallel multiplication requires a more complex structure. Other important arithmetic operations of finite bodies, such as exponentiation and division, can be performed by repeated multiplications. Consequently, efficient multipliers are desired since most advanced arithmetic operations are based on multiplication. Discrete neural networks implemented with linear threshold ports allow to reduce the complexity of certain circuits previously implemented with traditional logic (AND, OR and NOT ports). Much research has been done regarding the application of linear threshold gates in basic arithmetic operations (addition, multiplication and division). These operations can be implemented with linear threshold gates using a low gate number and fixed delay. The idea of ​​extending the use of linear threshold gates in basic arithmetic operations for finite body arithmetic is proposed in this paper. This dissertation presents a parallel GF (2n) multiplier architecture based on the Mastrovito multiplier with linear threshold gates. Also a new architecture and proposal, more efficient in terms of temporal and spatial complexity and keeping a low spatial complexity.Submitted by rosilene pequeno (rosilenepequeno@hotmail.com.br) on 2019-12-31T12:48:02Z No. of bitstreams: 1 LIDIANO AUGUSTO NÓBREGA DE OLIVEIRA - DISSERTAÇÃO PPGEE 2000..pdf: 12312977 bytes, checksum: 040ac294c296ac679746cd159e77128b (MD5)Made available in DSpace on 2019-12-31T12:48:02Z (GMT). No. of bitstreams: 1 LIDIANO AUGUSTO NÓBREGA DE OLIVEIRA - DISSERTAÇÃO PPGEE 2000..pdf: 12312977 bytes, checksum: 040ac294c296ac679746cd159e77128b (MD5) Previous issue date: 2000-11-17Universidade Federal de Campina GrandePÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICAUFCGBrasilCentro de Engenharia Elétrica e Informática - CEEIEngenharia ElétricaCorpos FinitosRedes Naturais DiscretasExponenciaçãoPortas de LimiarFinite BodiesDiscrete Natural NetworksExponentiationThreshold DoorsNúmeros PseudoaleatóriosPseudorandom NumbersMultiplicador em corpo finito utilizando redes neurais discretas.Finite body multiplier using networks discrete neural.2000-11-172019-12-31T12:48:02Z2019-12-312019-12-31T12:48:02Zhttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/10561OLIVEIRA, Lidiano Augusto Nóbrega de. Multiplicador em corpo finito utilizando redes neurais discretas. 95 f. Dissertação (Mestrado em Engenharia Elétrica), Programa de Pós-Graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande – Paraíba Brasil, 2000.info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisporinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFCGinstname:Universidade Federal de Campina Grande (UFCG)instacron:UFCGORIGINALLIDIANO AUGUSTO NÓBREGA DE OLIVEIRA - DISSERTAÇÃO PPGEE 2000.pdfLIDIANO AUGUSTO NÓBREGA DE OLIVEIRA - DISSERTAÇÃO PPGEE 2000.pdfapplication/pdf12970074http://dspace.sti.ufcg.edu.br:8080/xmlui/bitstream/riufcg/10561/3/LIDIANO+AUGUSTO+N%C3%93BREGA+DE+OLIVEIRA+-+DISSERTA%C3%87%C3%83O+PPGEE+2000.pdfb40de3439b55197c80c75863571c49e7MD53LICENSElicense.txtlicense.txttext/plain; charset=utf-81748http://dspace.sti.ufcg.edu.br:8080/xmlui/bitstream/riufcg/10561/2/license.txt8a4605be74aa9ea9d79846c1fba20a33MD52riufcg/105612021-06-10 14:44:15.925oai:localhost:riufcg/10561Tk9URTogUExBQ0UgWU9VUiBPV04gTElDRU5TRSBIRVJFClRoaXMgc2FtcGxlIGxpY2Vuc2UgaXMgcHJvdmlkZWQgZm9yIGluZm9ybWF0aW9uYWwgcHVycG9zZXMgb25seS4KCk5PTi1FWENMVVNJVkUgRElTVFJJQlVUSU9OIExJQ0VOU0UKCkJ5IHNpZ25pbmcgYW5kIHN1Ym1pdHRpbmcgdGhpcyBsaWNlbnNlLCB5b3UgKHRoZSBhdXRob3Iocykgb3IgY29weXJpZ2h0Cm93bmVyKSBncmFudHMgdG8gRFNwYWNlIFVuaXZlcnNpdHkgKERTVSkgdGhlIG5vbi1leGNsdXNpdmUgcmlnaHQgdG8gcmVwcm9kdWNlLAp0cmFuc2xhdGUgKGFzIGRlZmluZWQgYmVsb3cpLCBhbmQvb3IgZGlzdHJpYnV0ZSB5b3VyIHN1Ym1pc3Npb24gKGluY2x1ZGluZwp0aGUgYWJzdHJhY3QpIHdvcmxkd2lkZSBpbiBwcmludCBhbmQgZWxlY3Ryb25pYyBmb3JtYXQgYW5kIGluIGFueSBtZWRpdW0sCmluY2x1ZGluZyBidXQgbm90IGxpbWl0ZWQgdG8gYXVkaW8gb3IgdmlkZW8uCgpZb3UgYWdyZWUgdGhhdCBEU1UgbWF5LCB3aXRob3V0IGNoYW5naW5nIHRoZSBjb250ZW50LCB0cmFuc2xhdGUgdGhlCnN1Ym1pc3Npb24gdG8gYW55IG1lZGl1bSBvciBmb3JtYXQgZm9yIHRoZSBwdXJwb3NlIG9mIHByZXNlcnZhdGlvbi4KCllvdSBhbHNvIGFncmVlIHRoYXQgRFNVIG1heSBrZWVwIG1vcmUgdGhhbiBvbmUgY29weSBvZiB0aGlzIHN1Ym1pc3Npb24gZm9yCnB1cnBvc2VzIG9mIHNlY3VyaXR5LCBiYWNrLXVwIGFuZCBwcmVzZXJ2YXRpb24uCgpZb3UgcmVwcmVzZW50IHRoYXQgdGhlIHN1Ym1pc3Npb24gaXMgeW91ciBvcmlnaW5hbCB3b3JrLCBhbmQgdGhhdCB5b3UgaGF2ZQp0aGUgcmlnaHQgdG8gZ3JhbnQgdGhlIHJpZ2h0cyBjb250YWluZWQgaW4gdGhpcyBsaWNlbnNlLiBZb3UgYWxzbyByZXByZXNlbnQKdGhhdCB5b3VyIHN1Ym1pc3Npb24gZG9lcyBub3QsIHRvIHRoZSBiZXN0IG9mIHlvdXIga25vd2xlZGdlLCBpbmZyaW5nZSB1cG9uCmFueW9uZSdzIGNvcHlyaWdodC4KCklmIHRoZSBzdWJtaXNzaW9uIGNvbnRhaW5zIG1hdGVyaWFsIGZvciB3aGljaCB5b3UgZG8gbm90IGhvbGQgY29weXJpZ2h0LAp5b3UgcmVwcmVzZW50IHRoYXQgeW91IGhhdmUgb2J0YWluZWQgdGhlIHVucmVzdHJpY3RlZCBwZXJtaXNzaW9uIG9mIHRoZQpjb3B5cmlnaHQgb3duZXIgdG8gZ3JhbnQgRFNVIHRoZSByaWdodHMgcmVxdWlyZWQgYnkgdGhpcyBsaWNlbnNlLCBhbmQgdGhhdApzdWNoIHRoaXJkLXBhcnR5IG93bmVkIG1hdGVyaWFsIGlzIGNsZWFybHkgaWRlbnRpZmllZCBhbmQgYWNrbm93bGVkZ2VkCndpdGhpbiB0aGUgdGV4dCBvciBjb250ZW50IG9mIHRoZSBzdWJtaXNzaW9uLgoKSUYgVEhFIFNVQk1JU1NJT04gSVMgQkFTRUQgVVBPTiBXT1JLIFRIQVQgSEFTIEJFRU4gU1BPTlNPUkVEIE9SIFNVUFBPUlRFRApCWSBBTiBBR0VOQ1kgT1IgT1JHQU5JWkFUSU9OIE9USEVSIFRIQU4gRFNVLCBZT1UgUkVQUkVTRU5UIFRIQVQgWU9VIEhBVkUKRlVMRklMTEVEIEFOWSBSSUdIVCBPRiBSRVZJRVcgT1IgT1RIRVIgT0JMSUdBVElPTlMgUkVRVUlSRUQgQlkgU1VDSApDT05UUkFDVCBPUiBBR1JFRU1FTlQuCgpEU1Ugd2lsbCBjbGVhcmx5IGlkZW50aWZ5IHlvdXIgbmFtZShzKSBhcyB0aGUgYXV0aG9yKHMpIG9yIG93bmVyKHMpIG9mIHRoZQpzdWJtaXNzaW9uLCBhbmQgd2lsbCBub3QgbWFrZSBhbnkgYWx0ZXJhdGlvbiwgb3RoZXIgdGhhbiBhcyBhbGxvd2VkIGJ5IHRoaXMKbGljZW5zZSwgdG8geW91ciBzdWJtaXNzaW9uLgo=Biblioteca Digital de Teses e Dissertaçõeshttp://bdtd.ufcg.edu.br/PUBhttp://dspace.sti.ufcg.edu.br:8080/oai/requestbdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.bropendoar:48512021-06-10T17:44:15Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG)false
dc.title.pt_BR.fl_str_mv Multiplicador em corpo finito utilizando redes neurais discretas.
dc.title.alternative.pt_BR.fl_str_mv Finite body multiplier using networks discrete neural.
title Multiplicador em corpo finito utilizando redes neurais discretas.
spellingShingle Multiplicador em corpo finito utilizando redes neurais discretas.
Oliveira, Lidiano Augusto Nóbrega de.
Engenharia Elétrica
Corpos Finitos
Redes Naturais Discretas
Exponenciação
Portas de Limiar
Finite Bodies
Discrete Natural Networks
Exponentiation
Threshold Doors
Números Pseudoaleatórios
Pseudorandom Numbers
title_short Multiplicador em corpo finito utilizando redes neurais discretas.
title_full Multiplicador em corpo finito utilizando redes neurais discretas.
title_fullStr Multiplicador em corpo finito utilizando redes neurais discretas.
title_full_unstemmed Multiplicador em corpo finito utilizando redes neurais discretas.
title_sort Multiplicador em corpo finito utilizando redes neurais discretas.
author Oliveira, Lidiano Augusto Nóbrega de.
author_facet Oliveira, Lidiano Augusto Nóbrega de.
author_role author
dc.contributor.advisor1.fl_str_mv Assis, Francisco Marcos de.
dc.contributor.advisor1Lattes.fl_str_mv http://lattes.cnpq.br/2368523362272656
dc.contributor.referee1.fl_str_mv Lima, Antonio Marcus Nobrega.
dc.contributor.referee2.fl_str_mv Melcher, Elmar Uwe kurt.
dc.contributor.referee3.fl_str_mv Freire, Raimundo Carlos Silvério.
dc.contributor.referee4.fl_str_mv Souza, Ricardo Menezes Campello de.
dc.contributor.authorLattes.fl_str_mv http://lattes.cnpq.br/7399493881755815
dc.contributor.author.fl_str_mv Oliveira, Lidiano Augusto Nóbrega de.
contributor_str_mv Assis, Francisco Marcos de.
Lima, Antonio Marcus Nobrega.
Melcher, Elmar Uwe kurt.
Freire, Raimundo Carlos Silvério.
Souza, Ricardo Menezes Campello de.
dc.subject.cnpq.fl_str_mv Engenharia Elétrica
topic Engenharia Elétrica
Corpos Finitos
Redes Naturais Discretas
Exponenciação
Portas de Limiar
Finite Bodies
Discrete Natural Networks
Exponentiation
Threshold Doors
Números Pseudoaleatórios
Pseudorandom Numbers
dc.subject.por.fl_str_mv Corpos Finitos
Redes Naturais Discretas
Exponenciação
Portas de Limiar
Finite Bodies
Discrete Natural Networks
Exponentiation
Threshold Doors
Números Pseudoaleatórios
Pseudorandom Numbers
description Calculo em corpos finitos são amplamente utilizados em códigos corretores de erros, processamento digital de sinal, geração de números pseudoaleatórios e esquemas de criptografia. Geralmente essas aplicações modernas necessitam de implementações que satisfaçam as exigências de alta velocidade. Assumindo a representação em base polinomial dos elementos do corpo, adição e simples de implementar enquanto a multiplicação paralela rápida necessita de uma estrutura mais complexa. Outras operações aritméticas importantes dos corpos finitos, tais como exponenciação e divisão, podem ser realizadas através de repetidas multiplicações. Consequentemente, multiplicadores eficientes são desejados já que a maioria das operações aritméticas avangadas são baseadas na multiplicação. As redes neurais discretas implementadas com portas de limiar linear permitem reduzir a complexidade de certos circuitos antes implementado com logica tradicional (portas AND, OR e NOT). Muitas pesquisas tem sido desenvolvidas com relação a aplicação das portas de limiar linear em operações aritméticas básicas (adição, multiplicação e divisão). Essas operações podem ser implementadas com portas de limiar linear utilizando um baixo numero de portas e retardo fixo. A ideia de estender o uso de portas de limiar linear em operações aritméticas básicas para aritmética em corpo finito e proposta neste trabalho. Esta dissertação apresenta uma arquitetura de um multiplicador paralelo em GF (2n) baseado no multiplicador de Mastrovito com portas de limiar linear. Também uma nova arquitetura e proposta, mais eficiente em termos da complexidade temporal e espacial e mantendo uma baixa complexidade espacial.
publishDate 2000
dc.date.issued.fl_str_mv 2000-11-17
dc.date.accessioned.fl_str_mv 2019-12-31T12:48:02Z
dc.date.available.fl_str_mv 2019-12-31
2019-12-31T12:48:02Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/10561
dc.identifier.citation.fl_str_mv OLIVEIRA, Lidiano Augusto Nóbrega de. Multiplicador em corpo finito utilizando redes neurais discretas. 95 f. Dissertação (Mestrado em Engenharia Elétrica), Programa de Pós-Graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande – Paraíba Brasil, 2000.
url http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/10561
identifier_str_mv OLIVEIRA, Lidiano Augusto Nóbrega de. Multiplicador em corpo finito utilizando redes neurais discretas. 95 f. Dissertação (Mestrado em Engenharia Elétrica), Programa de Pós-Graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande – Paraíba Brasil, 2000.
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Federal de Campina Grande
dc.publisher.program.fl_str_mv PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA
dc.publisher.initials.fl_str_mv UFCG
dc.publisher.country.fl_str_mv Brasil
dc.publisher.department.fl_str_mv Centro de Engenharia Elétrica e Informática - CEEI
publisher.none.fl_str_mv Universidade Federal de Campina Grande
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFCG
instname:Universidade Federal de Campina Grande (UFCG)
instacron:UFCG
instname_str Universidade Federal de Campina Grande (UFCG)
instacron_str UFCG
institution UFCG
reponame_str Biblioteca Digital de Teses e Dissertações da UFCG
collection Biblioteca Digital de Teses e Dissertações da UFCG
bitstream.url.fl_str_mv http://dspace.sti.ufcg.edu.br:8080/xmlui/bitstream/riufcg/10561/3/LIDIANO+AUGUSTO+N%C3%93BREGA+DE+OLIVEIRA+-+DISSERTA%C3%87%C3%83O+PPGEE+2000.pdf
http://dspace.sti.ufcg.edu.br:8080/xmlui/bitstream/riufcg/10561/2/license.txt
bitstream.checksum.fl_str_mv b40de3439b55197c80c75863571c49e7
8a4605be74aa9ea9d79846c1fba20a33
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG)
repository.mail.fl_str_mv bdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.br
_version_ 1797044667968126976

Registros relacionados