Exportação concluída — 

Extração do comprimento efetivo de canal de transistores SOI MOS sem junções através das características de capacitância

Detalhes bibliográficos
Ano de defesa: 2025
Autor(a) principal: Santos, Marcelo Nascimento dos
Orientador(a): Doria, R. T.
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Centro Universitário FEI, São Bernardo do Campo
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Link de acesso: https://repositorio.fei.edu.br/handle/FEI/5853
https://doi.org/10.31414/EE.2025.D.132246
Resumo: Com a contínua redução do tamanho dos transistores MOS utilizados em circuitos eletrônicos, suas características elétricas passam a ser degradadas pelos chamados efeitos de canal curto (SCEs). Diversas tecnologias foram desenvolvidas visando proporcionar uma maior imunidade aos SCEs, como os transistores de múltiplas portas e a tecnologia silício-sobre-isolante (SOI), onde uma camada de isolante dielétrico separa a região ativa da lâmina do substrato. Ainda assim, para a fabricação de transistores de nós tecnológicos extremamente reduzidos (sub-20 nm) começam a apresentar outros gargalos como a formação das junções de fonte e dreno abruptas de modo a evitar a difusão de dopantes para o interior da região de canal. Por esta razão, um novo dispositivo, denominado Transistor Sem Junções (Junctionless Nanowire Transistor – JNT), foi proposto. Neste dispositivo, o tipo e a concentração de dopantes são os mesmos nas regiões de fonte, canal e dreno de modo que não são formadas junções PN. Diferentemente dos transistores convencionais que operam em regime de inversão, transistores sem junções operam em regime de depleção parcial/acumulação. Para tensão de porta igual a zero, toda a camada de silício na região de canal se encontra depletada e conforme se aumenta a tensão de porta, a região de depleção diminui, permitindo a formação de uma corrente de corpo. Devido à ausência de junções e ao modo de funcionamento, a região de depleção de canal que impede a condução em transistores sem junções polarizados em regime de subliminar se estende em direção às regiões de fonte e dreno. Logo, o comprimento efetivo do dispositivo é maior que o comprimento de máscara nesta condição de polarização, reduzindo a ocorrência de efeitos de canal curto. Entretanto, ainda existem diversas lacunas a respeito do comprimento efetivo de canal de transistores sem junções, como sua extração e os efeitos da polarização de dreno neste parâmetro. Assim, este projeto tem como objetivo estudar, através de simulações numéricas tridimensionais e caracterização elétrica experimental, os efeitos da polarização de dreno no comprimento efetivo de canal de transistores sem junções e propor um método para sua extração a partir das curvas de capacitância
id FEI_7ea3f7124d1587f59897c40828888749
oai_identifier_str oai:repositorio.fei.edu.br:FEI/5853
network_acronym_str FEI
network_name_str Repositório do Conhecimento Institucional do Centro Universitário da Fundação Educacional Inaciana (FEI)
repository_id_str
spelling Santos, Marcelo Nascimento doshttps://orcid.org/0000-0003-4448-4337Doria, R. T.2026-01-07T17:06:45Z2025SANTOS, Marcelo Nascimento dos. <b> Extração do comprimento efetivo de canal de transistores SOI MOS sem junções através das características de capacitância.</b> São Bernardo do Campo, 2025. 72 f. Dissertação (Mestrado em Engenharia Elétrica) - Centro Universitário FEI, São Bernardo do Campo, 2025. Disponível em: https://doi.org/10.31414/EE.2025.D.132246.https://repositorio.fei.edu.br/handle/FEI/5853https://doi.org/10.31414/EE.2025.D.132246Com a contínua redução do tamanho dos transistores MOS utilizados em circuitos eletrônicos, suas características elétricas passam a ser degradadas pelos chamados efeitos de canal curto (SCEs). Diversas tecnologias foram desenvolvidas visando proporcionar uma maior imunidade aos SCEs, como os transistores de múltiplas portas e a tecnologia silício-sobre-isolante (SOI), onde uma camada de isolante dielétrico separa a região ativa da lâmina do substrato. Ainda assim, para a fabricação de transistores de nós tecnológicos extremamente reduzidos (sub-20 nm) começam a apresentar outros gargalos como a formação das junções de fonte e dreno abruptas de modo a evitar a difusão de dopantes para o interior da região de canal. Por esta razão, um novo dispositivo, denominado Transistor Sem Junções (Junctionless Nanowire Transistor – JNT), foi proposto. Neste dispositivo, o tipo e a concentração de dopantes são os mesmos nas regiões de fonte, canal e dreno de modo que não são formadas junções PN. Diferentemente dos transistores convencionais que operam em regime de inversão, transistores sem junções operam em regime de depleção parcial/acumulação. Para tensão de porta igual a zero, toda a camada de silício na região de canal se encontra depletada e conforme se aumenta a tensão de porta, a região de depleção diminui, permitindo a formação de uma corrente de corpo. Devido à ausência de junções e ao modo de funcionamento, a região de depleção de canal que impede a condução em transistores sem junções polarizados em regime de subliminar se estende em direção às regiões de fonte e dreno. Logo, o comprimento efetivo do dispositivo é maior que o comprimento de máscara nesta condição de polarização, reduzindo a ocorrência de efeitos de canal curto. Entretanto, ainda existem diversas lacunas a respeito do comprimento efetivo de canal de transistores sem junções, como sua extração e os efeitos da polarização de dreno neste parâmetro. Assim, este projeto tem como objetivo estudar, através de simulações numéricas tridimensionais e caracterização elétrica experimental, os efeitos da polarização de dreno no comprimento efetivo de canal de transistores sem junções e propor um método para sua extração a partir das curvas de capacitânciaWith the continuous reduction of the size of MOS transistors used in circuit electronics, their electrical characteristics are degraded by the so-called short-channel effects (SCEs). Several technologies have been developed to provide a greater immunity to SCEs, such as multi-port transistors and silicon-on-insulator technology (SOI), where a dielectric insulating layer separates the active region of the substrate blade. Still, for the manufacture of transistors from extremely low technological nodes (sub-20 nm), other bottlenecks begin to present, such as the abrupt formation of the source and drain junctions, to prevent the diffusion of dopants into the interior of the channel region. For this reason, a new device, called Junctionless Transistor (Junctionless Nanowire Transistor - JNT), was proposed. In this device, the type and concentration of dopants are the same in regions of source, channel, and drain, so that no PN junctions are formed. Different from the conventional transistors operating in inversion mode, Junctionless transistors operate in partial depletion/accumulation mode. For zero gate voltage, the entire layer of silicon in the channel region is depleted, and as the port voltage increases, the amount of depletion decreases, allowing the formation of a body current. Due to the absence of junctions and the mode of operation, the channel depletion region prevents conduction in transistors without polarized junctions under the subthreshold regime, if it extends towards the source and drain regions. Thus, the effective length of the device is longer than the mask length in this polarization condition, reducing the occurrence of short-channel effects. However, there are still several gaps regarding the effective channel length of transistors without junctions, such as the effects of drain biasing on this parameter. Thus, this project aims to study, through three-dimensional numerical simulations, the effects of drain biasing at the effective channel length of transistors without junctions. Besides that, an extraction method through the gate capacitance characteristics is proposedporpt_BRCentro Universitário FEI, São Bernardo do CampoTransistores MOS sem junçõesTecnologia SOITransistores sem junçõesComprimento efetivo de canalExtração do comprimento efetivo de canal de transistores SOI MOS sem junções através das características de capacitânciainfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisreponame:Repositório do Conhecimento Institucional do Centro Universitário da Fundação Educacional Inaciana (FEI)instname:Centro Universitário da Fundação Educacional Inaciana (FEI)instacron:FEIinfo:eu-repo/semantics/openAccessORIGINALfulltext.pdfapplication/pdf2492305https://repositorio.fei.edu.br/bitstreams/5fa4dfef-8686-4a18-ad80-311f9b70267a/download9537410d4a1af8a4cdbb380b79f0c297MD51trueAnonymousREADTEXTfulltext.pdf.txtfulltext.pdf.txtExtracted texttext/plain102734https://repositorio.fei.edu.br/bitstreams/b5ad82bb-b59c-43bd-8b2f-363242439f76/downloadb67f4e4db7bb90bd7514f5012a3683cdMD52falseAnonymousREADTHUMBNAILfulltext.pdf.jpgfulltext.pdf.jpgGenerated Thumbnailimage/jpeg2461https://repositorio.fei.edu.br/bitstreams/828b139b-51d1-4b04-b034-40247b216305/download8a6ea6cb75c61ce118bbd0596baab870MD53falseAnonymousREADFEI/58532026-01-09 18:22:11.116open.accessoai:repositorio.fei.edu.br:FEI/5853https://repositorio.fei.edu.brBiblioteca Digital de Teses e Dissertaçõeshttp://sofia.fei.edu.br/pergamum/biblioteca/PRIhttps://repositorio-api.fei.edu.br/server/oai/requestcfernandes@fei.edu.bropendoar:2026-01-09T18:22:11Repositório do Conhecimento Institucional do Centro Universitário da Fundação Educacional Inaciana (FEI) - Centro Universitário da Fundação Educacional Inaciana (FEI)false
dc.title.pt_BR.fl_str_mv Extração do comprimento efetivo de canal de transistores SOI MOS sem junções através das características de capacitância
title Extração do comprimento efetivo de canal de transistores SOI MOS sem junções através das características de capacitância
spellingShingle Extração do comprimento efetivo de canal de transistores SOI MOS sem junções através das características de capacitância
Santos, Marcelo Nascimento dos
Transistores MOS sem junções
Tecnologia SOI
Transistores sem junções
Comprimento efetivo de canal
title_short Extração do comprimento efetivo de canal de transistores SOI MOS sem junções através das características de capacitância
title_full Extração do comprimento efetivo de canal de transistores SOI MOS sem junções através das características de capacitância
title_fullStr Extração do comprimento efetivo de canal de transistores SOI MOS sem junções através das características de capacitância
title_full_unstemmed Extração do comprimento efetivo de canal de transistores SOI MOS sem junções através das características de capacitância
title_sort Extração do comprimento efetivo de canal de transistores SOI MOS sem junções através das características de capacitância
author Santos, Marcelo Nascimento dos
author_facet Santos, Marcelo Nascimento dos
author_role author
dc.contributor.advisorOrcid.none.fl_str_mv https://orcid.org/0000-0003-4448-4337
dc.contributor.author.fl_str_mv Santos, Marcelo Nascimento dos
dc.contributor.advisor1.fl_str_mv Doria, R. T.
contributor_str_mv Doria, R. T.
dc.subject.por.fl_str_mv Transistores MOS sem junções
Tecnologia SOI
Transistores sem junções
Comprimento efetivo de canal
topic Transistores MOS sem junções
Tecnologia SOI
Transistores sem junções
Comprimento efetivo de canal
description Com a contínua redução do tamanho dos transistores MOS utilizados em circuitos eletrônicos, suas características elétricas passam a ser degradadas pelos chamados efeitos de canal curto (SCEs). Diversas tecnologias foram desenvolvidas visando proporcionar uma maior imunidade aos SCEs, como os transistores de múltiplas portas e a tecnologia silício-sobre-isolante (SOI), onde uma camada de isolante dielétrico separa a região ativa da lâmina do substrato. Ainda assim, para a fabricação de transistores de nós tecnológicos extremamente reduzidos (sub-20 nm) começam a apresentar outros gargalos como a formação das junções de fonte e dreno abruptas de modo a evitar a difusão de dopantes para o interior da região de canal. Por esta razão, um novo dispositivo, denominado Transistor Sem Junções (Junctionless Nanowire Transistor – JNT), foi proposto. Neste dispositivo, o tipo e a concentração de dopantes são os mesmos nas regiões de fonte, canal e dreno de modo que não são formadas junções PN. Diferentemente dos transistores convencionais que operam em regime de inversão, transistores sem junções operam em regime de depleção parcial/acumulação. Para tensão de porta igual a zero, toda a camada de silício na região de canal se encontra depletada e conforme se aumenta a tensão de porta, a região de depleção diminui, permitindo a formação de uma corrente de corpo. Devido à ausência de junções e ao modo de funcionamento, a região de depleção de canal que impede a condução em transistores sem junções polarizados em regime de subliminar se estende em direção às regiões de fonte e dreno. Logo, o comprimento efetivo do dispositivo é maior que o comprimento de máscara nesta condição de polarização, reduzindo a ocorrência de efeitos de canal curto. Entretanto, ainda existem diversas lacunas a respeito do comprimento efetivo de canal de transistores sem junções, como sua extração e os efeitos da polarização de dreno neste parâmetro. Assim, este projeto tem como objetivo estudar, através de simulações numéricas tridimensionais e caracterização elétrica experimental, os efeitos da polarização de dreno no comprimento efetivo de canal de transistores sem junções e propor um método para sua extração a partir das curvas de capacitância
publishDate 2025
dc.date.issued.fl_str_mv 2025
dc.date.accessioned.fl_str_mv 2026-01-07T17:06:45Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv SANTOS, Marcelo Nascimento dos. <b> Extração do comprimento efetivo de canal de transistores SOI MOS sem junções através das características de capacitância.</b> São Bernardo do Campo, 2025. 72 f. Dissertação (Mestrado em Engenharia Elétrica) - Centro Universitário FEI, São Bernardo do Campo, 2025. Disponível em: https://doi.org/10.31414/EE.2025.D.132246.
dc.identifier.uri.fl_str_mv https://repositorio.fei.edu.br/handle/FEI/5853
dc.identifier.doi.none.fl_str_mv https://doi.org/10.31414/EE.2025.D.132246
identifier_str_mv SANTOS, Marcelo Nascimento dos. <b> Extração do comprimento efetivo de canal de transistores SOI MOS sem junções através das características de capacitância.</b> São Bernardo do Campo, 2025. 72 f. Dissertação (Mestrado em Engenharia Elétrica) - Centro Universitário FEI, São Bernardo do Campo, 2025. Disponível em: https://doi.org/10.31414/EE.2025.D.132246.
url https://repositorio.fei.edu.br/handle/FEI/5853
https://doi.org/10.31414/EE.2025.D.132246
dc.language.iso.fl_str_mv por
pt_BR
language por
language_invalid_str_mv pt_BR
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Centro Universitário FEI, São Bernardo do Campo
publisher.none.fl_str_mv Centro Universitário FEI, São Bernardo do Campo
dc.source.none.fl_str_mv reponame:Repositório do Conhecimento Institucional do Centro Universitário da Fundação Educacional Inaciana (FEI)
instname:Centro Universitário da Fundação Educacional Inaciana (FEI)
instacron:FEI
instname_str Centro Universitário da Fundação Educacional Inaciana (FEI)
instacron_str FEI
institution FEI
reponame_str Repositório do Conhecimento Institucional do Centro Universitário da Fundação Educacional Inaciana (FEI)
collection Repositório do Conhecimento Institucional do Centro Universitário da Fundação Educacional Inaciana (FEI)
bitstream.url.fl_str_mv https://repositorio.fei.edu.br/bitstreams/5fa4dfef-8686-4a18-ad80-311f9b70267a/download
https://repositorio.fei.edu.br/bitstreams/b5ad82bb-b59c-43bd-8b2f-363242439f76/download
https://repositorio.fei.edu.br/bitstreams/828b139b-51d1-4b04-b034-40247b216305/download
bitstream.checksum.fl_str_mv 9537410d4a1af8a4cdbb380b79f0c297
b67f4e4db7bb90bd7514f5012a3683cd
8a6ea6cb75c61ce118bbd0596baab870
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Repositório do Conhecimento Institucional do Centro Universitário da Fundação Educacional Inaciana (FEI) - Centro Universitário da Fundação Educacional Inaciana (FEI)
repository.mail.fl_str_mv cfernandes@fei.edu.br
_version_ 1856221266127618048