Análise de desempenho de processadores embarcados para controladores lógicos programáveis.
| Ano de defesa: | 2007 |
|---|---|
| Autor(a) principal: | |
| Orientador(a): | |
| Banca de defesa: | |
| Tipo de documento: | Dissertação |
| Tipo de acesso: | Acesso aberto |
| Idioma: | por |
| Instituição de defesa: |
Instituto Tecnológico de Aeronáutica
|
| Programa de Pós-Graduação: |
Não Informado pela instituição
|
| Departamento: |
Não Informado pela instituição
|
| País: |
Não Informado pela instituição
|
| Palavras-chave em Português: | |
| Link de acesso: | http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=395 |
Resumo: | Atualmente, existem disponíveis processadores embarcados de diferentes procedências e tecnologias, incorporando em suas arquiteturas, memória cache e pipeline, além de otimizações por compilador. As alternativas incluem desde microcontroladores de 8 bits até processadores de 16 e 32 bits que custam entre uma faixa de preço de até 10 dólares. Nesse contexto, a grande variedade de soluções em nível de arquitetura torna relevante a identificação de métodos apropriados para medir o desempenho de um processador, tomando por base de comparação a CPU (Central Processing Unit) de um CLP (Controlador Lógico Programável). Este trabalho procura preencher essa lacuna e tem como objetivo principal a avaliação de processadores embarcados que possam ser utilizados em novos projetos de sistemas no campo da automação de processos industriais. Nesta tese, será introduzido o princípio de funcionamento do CLP, seguido de conceitos e métodos relativos à avaliação de desempenho em sistemas microprocessados. Será discutida a métrica apresentada pelos fabricantes de CLP para fornecer o desempenho das suas CPUs. A partir do estudo estatístico em programas ladder com aplicações reais, é definida uma workload padrão consistindo de um programa em linguagem ladder utilizado como fundamento na criação de um benchmark sintético para a avaliação do desempenho dos processadores em estudo. Finalmente, são apresentados os resultados para três processadores com arquiteturas diferenciadas e as razões que propiciaram o aumento de desempenho com relação ao processador utilizado na CPU do sistema tomado como referência comparativa. |
| id |
ITA_3d53d922879edeb86b3e5463d3e99a53 |
|---|---|
| oai_identifier_str |
oai:agregador.ibict.br.BDTD_ITA:oai:ita.br:395 |
| network_acronym_str |
ITA |
| network_name_str |
Biblioteca Digital de Teses e Dissertações do ITA |
| spelling |
Análise de desempenho de processadores embarcados para controladores lógicos programáveis.Sistemas de computadores embarcadosAvaliação de desempenhoDispositivos lógicos programáveisMicroprocessadoresArquitetura (computadores)Engenharia eletrônicaComputaçãoAtualmente, existem disponíveis processadores embarcados de diferentes procedências e tecnologias, incorporando em suas arquiteturas, memória cache e pipeline, além de otimizações por compilador. As alternativas incluem desde microcontroladores de 8 bits até processadores de 16 e 32 bits que custam entre uma faixa de preço de até 10 dólares. Nesse contexto, a grande variedade de soluções em nível de arquitetura torna relevante a identificação de métodos apropriados para medir o desempenho de um processador, tomando por base de comparação a CPU (Central Processing Unit) de um CLP (Controlador Lógico Programável). Este trabalho procura preencher essa lacuna e tem como objetivo principal a avaliação de processadores embarcados que possam ser utilizados em novos projetos de sistemas no campo da automação de processos industriais. Nesta tese, será introduzido o princípio de funcionamento do CLP, seguido de conceitos e métodos relativos à avaliação de desempenho em sistemas microprocessados. Será discutida a métrica apresentada pelos fabricantes de CLP para fornecer o desempenho das suas CPUs. A partir do estudo estatístico em programas ladder com aplicações reais, é definida uma workload padrão consistindo de um programa em linguagem ladder utilizado como fundamento na criação de um benchmark sintético para a avaliação do desempenho dos processadores em estudo. Finalmente, são apresentados os resultados para três processadores com arquiteturas diferenciadas e as razões que propiciaram o aumento de desempenho com relação ao processador utilizado na CPU do sistema tomado como referência comparativa.Instituto Tecnológico de AeronáuticaOsamu SaotomeFernando Garcia Nicodemos2007-06-13info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesishttp://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=395reponame:Biblioteca Digital de Teses e Dissertações do ITAinstname:Instituto Tecnológico de Aeronáuticainstacron:ITAporinfo:eu-repo/semantics/openAccessapplication/pdf2019-02-02T14:01:48Zoai:agregador.ibict.br.BDTD_ITA:oai:ita.br:395http://oai.bdtd.ibict.br/requestopendoar:null2020-05-28 19:33:13.089Biblioteca Digital de Teses e Dissertações do ITA - Instituto Tecnológico de Aeronáuticatrue |
| dc.title.none.fl_str_mv |
Análise de desempenho de processadores embarcados para controladores lógicos programáveis. |
| title |
Análise de desempenho de processadores embarcados para controladores lógicos programáveis. |
| spellingShingle |
Análise de desempenho de processadores embarcados para controladores lógicos programáveis. Fernando Garcia Nicodemos Sistemas de computadores embarcados Avaliação de desempenho Dispositivos lógicos programáveis Microprocessadores Arquitetura (computadores) Engenharia eletrônica Computação |
| title_short |
Análise de desempenho de processadores embarcados para controladores lógicos programáveis. |
| title_full |
Análise de desempenho de processadores embarcados para controladores lógicos programáveis. |
| title_fullStr |
Análise de desempenho de processadores embarcados para controladores lógicos programáveis. |
| title_full_unstemmed |
Análise de desempenho de processadores embarcados para controladores lógicos programáveis. |
| title_sort |
Análise de desempenho de processadores embarcados para controladores lógicos programáveis. |
| author |
Fernando Garcia Nicodemos |
| author_facet |
Fernando Garcia Nicodemos |
| author_role |
author |
| dc.contributor.none.fl_str_mv |
Osamu Saotome |
| dc.contributor.author.fl_str_mv |
Fernando Garcia Nicodemos |
| dc.subject.por.fl_str_mv |
Sistemas de computadores embarcados Avaliação de desempenho Dispositivos lógicos programáveis Microprocessadores Arquitetura (computadores) Engenharia eletrônica Computação |
| topic |
Sistemas de computadores embarcados Avaliação de desempenho Dispositivos lógicos programáveis Microprocessadores Arquitetura (computadores) Engenharia eletrônica Computação |
| dc.description.none.fl_txt_mv |
Atualmente, existem disponíveis processadores embarcados de diferentes procedências e tecnologias, incorporando em suas arquiteturas, memória cache e pipeline, além de otimizações por compilador. As alternativas incluem desde microcontroladores de 8 bits até processadores de 16 e 32 bits que custam entre uma faixa de preço de até 10 dólares. Nesse contexto, a grande variedade de soluções em nível de arquitetura torna relevante a identificação de métodos apropriados para medir o desempenho de um processador, tomando por base de comparação a CPU (Central Processing Unit) de um CLP (Controlador Lógico Programável). Este trabalho procura preencher essa lacuna e tem como objetivo principal a avaliação de processadores embarcados que possam ser utilizados em novos projetos de sistemas no campo da automação de processos industriais. Nesta tese, será introduzido o princípio de funcionamento do CLP, seguido de conceitos e métodos relativos à avaliação de desempenho em sistemas microprocessados. Será discutida a métrica apresentada pelos fabricantes de CLP para fornecer o desempenho das suas CPUs. A partir do estudo estatístico em programas ladder com aplicações reais, é definida uma workload padrão consistindo de um programa em linguagem ladder utilizado como fundamento na criação de um benchmark sintético para a avaliação do desempenho dos processadores em estudo. Finalmente, são apresentados os resultados para três processadores com arquiteturas diferenciadas e as razões que propiciaram o aumento de desempenho com relação ao processador utilizado na CPU do sistema tomado como referência comparativa. |
| description |
Atualmente, existem disponíveis processadores embarcados de diferentes procedências e tecnologias, incorporando em suas arquiteturas, memória cache e pipeline, além de otimizações por compilador. As alternativas incluem desde microcontroladores de 8 bits até processadores de 16 e 32 bits que custam entre uma faixa de preço de até 10 dólares. Nesse contexto, a grande variedade de soluções em nível de arquitetura torna relevante a identificação de métodos apropriados para medir o desempenho de um processador, tomando por base de comparação a CPU (Central Processing Unit) de um CLP (Controlador Lógico Programável). Este trabalho procura preencher essa lacuna e tem como objetivo principal a avaliação de processadores embarcados que possam ser utilizados em novos projetos de sistemas no campo da automação de processos industriais. Nesta tese, será introduzido o princípio de funcionamento do CLP, seguido de conceitos e métodos relativos à avaliação de desempenho em sistemas microprocessados. Será discutida a métrica apresentada pelos fabricantes de CLP para fornecer o desempenho das suas CPUs. A partir do estudo estatístico em programas ladder com aplicações reais, é definida uma workload padrão consistindo de um programa em linguagem ladder utilizado como fundamento na criação de um benchmark sintético para a avaliação do desempenho dos processadores em estudo. Finalmente, são apresentados os resultados para três processadores com arquiteturas diferenciadas e as razões que propiciaram o aumento de desempenho com relação ao processador utilizado na CPU do sistema tomado como referência comparativa. |
| publishDate |
2007 |
| dc.date.none.fl_str_mv |
2007-06-13 |
| dc.type.driver.fl_str_mv |
info:eu-repo/semantics/publishedVersion info:eu-repo/semantics/masterThesis |
| status_str |
publishedVersion |
| format |
masterThesis |
| dc.identifier.uri.fl_str_mv |
http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=395 |
| url |
http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=395 |
| dc.language.iso.fl_str_mv |
por |
| language |
por |
| dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
| eu_rights_str_mv |
openAccess |
| dc.format.none.fl_str_mv |
application/pdf |
| dc.publisher.none.fl_str_mv |
Instituto Tecnológico de Aeronáutica |
| publisher.none.fl_str_mv |
Instituto Tecnológico de Aeronáutica |
| dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações do ITA instname:Instituto Tecnológico de Aeronáutica instacron:ITA |
| reponame_str |
Biblioteca Digital de Teses e Dissertações do ITA |
| collection |
Biblioteca Digital de Teses e Dissertações do ITA |
| instname_str |
Instituto Tecnológico de Aeronáutica |
| instacron_str |
ITA |
| institution |
ITA |
| repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações do ITA - Instituto Tecnológico de Aeronáutica |
| repository.mail.fl_str_mv |
|
| subject_por_txtF_mv |
Sistemas de computadores embarcados Avaliação de desempenho Dispositivos lógicos programáveis Microprocessadores Arquitetura (computadores) Engenharia eletrônica Computação |
| _version_ |
1706804987250606080 |