Contribuições à síntese automática de processadores para lógica nebulosa.
Ano de defesa: | 1998 |
---|---|
Autor(a) principal: | |
Orientador(a): | |
Banca de defesa: | |
Tipo de documento: | Tese |
Tipo de acesso: | Acesso aberto |
Idioma: | por |
Instituição de defesa: |
Instituto Tecnológico de Aeronáutica
|
Programa de Pós-Graduação: |
Não Informado pela instituição
|
Departamento: |
Não Informado pela instituição
|
País: |
Não Informado pela instituição
|
Palavras-chave em Português: | |
Link de acesso: | http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=2618 |
Resumo: | Este trabalho dedicou-se ao estudo da síntese automática de processadores nebulosos dedicados. Inicialmente foi desenvolvido um conjunto de relações para a síntese de retas no domínio digital. O objetivo destas relações foi estabelecer quais as operações envolvidos na síntese de uma reta, para funções com um número genérico de bits. Com base nestas relações, foi proposto um gerador de funções de pertinência. Dois exemplos de geradores de função de pertinência foram desenvolvidos para ilustrar o emprego da arquitetura. Estas unidades foram codificadas em VHDL para simulação da estrutura e validação da proposta. Finalmente, a arquitetura é a flexibilidade quanto às dimensões do processador: as portas de comunicação e as funções de pertinência podem ter o seu tamanho definido no momento da síntese. Para ilustrar a possibilidade de implementação da proposta, uma aplicação específica de controlador foi codificada em VHDL. Esta descrição foi simulada e sintetizada em diferentes condições de implementação por ferramentas comerciais. |
id |
ITA_61d99596a7955d4944b87125b4c758fd |
---|---|
oai_identifier_str |
oai:agregador.ibict.br.BDTD_ITA:oai:ita.br:2618 |
network_acronym_str |
ITA |
network_name_str |
Biblioteca Digital de Teses e Dissertações do ITA |
spelling |
Contribuições à síntese automática de processadores para lógica nebulosa.Controladores nebulososLógica nebulosaVHDL (linguagem de programação)Sistemas digitaisInteligência artificialControleEste trabalho dedicou-se ao estudo da síntese automática de processadores nebulosos dedicados. Inicialmente foi desenvolvido um conjunto de relações para a síntese de retas no domínio digital. O objetivo destas relações foi estabelecer quais as operações envolvidos na síntese de uma reta, para funções com um número genérico de bits. Com base nestas relações, foi proposto um gerador de funções de pertinência. Dois exemplos de geradores de função de pertinência foram desenvolvidos para ilustrar o emprego da arquitetura. Estas unidades foram codificadas em VHDL para simulação da estrutura e validação da proposta. Finalmente, a arquitetura é a flexibilidade quanto às dimensões do processador: as portas de comunicação e as funções de pertinência podem ter o seu tamanho definido no momento da síntese. Para ilustrar a possibilidade de implementação da proposta, uma aplicação específica de controlador foi codificada em VHDL. Esta descrição foi simulada e sintetizada em diferentes condições de implementação por ferramentas comerciais. Instituto Tecnológico de AeronáuticaKarl Heinz KienitzOsamu SaotomeRoberto D'Amore1998-00-00info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesishttp://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=2618reponame:Biblioteca Digital de Teses e Dissertações do ITAinstname:Instituto Tecnológico de Aeronáuticainstacron:ITAporinfo:eu-repo/semantics/openAccessapplication/pdf2019-02-02T14:04:53Zoai:agregador.ibict.br.BDTD_ITA:oai:ita.br:2618http://oai.bdtd.ibict.br/requestopendoar:null2020-05-28 19:39:36.92Biblioteca Digital de Teses e Dissertações do ITA - Instituto Tecnológico de Aeronáuticatrue |
dc.title.none.fl_str_mv |
Contribuições à síntese automática de processadores para lógica nebulosa. |
title |
Contribuições à síntese automática de processadores para lógica nebulosa. |
spellingShingle |
Contribuições à síntese automática de processadores para lógica nebulosa. Roberto D'Amore Controladores nebulosos Lógica nebulosa VHDL (linguagem de programação) Sistemas digitais Inteligência artificial Controle |
title_short |
Contribuições à síntese automática de processadores para lógica nebulosa. |
title_full |
Contribuições à síntese automática de processadores para lógica nebulosa. |
title_fullStr |
Contribuições à síntese automática de processadores para lógica nebulosa. |
title_full_unstemmed |
Contribuições à síntese automática de processadores para lógica nebulosa. |
title_sort |
Contribuições à síntese automática de processadores para lógica nebulosa. |
author |
Roberto D'Amore |
author_facet |
Roberto D'Amore |
author_role |
author |
dc.contributor.none.fl_str_mv |
Karl Heinz Kienitz Osamu Saotome |
dc.contributor.author.fl_str_mv |
Roberto D'Amore |
dc.subject.por.fl_str_mv |
Controladores nebulosos Lógica nebulosa VHDL (linguagem de programação) Sistemas digitais Inteligência artificial Controle |
topic |
Controladores nebulosos Lógica nebulosa VHDL (linguagem de programação) Sistemas digitais Inteligência artificial Controle |
dc.description.none.fl_txt_mv |
Este trabalho dedicou-se ao estudo da síntese automática de processadores nebulosos dedicados. Inicialmente foi desenvolvido um conjunto de relações para a síntese de retas no domínio digital. O objetivo destas relações foi estabelecer quais as operações envolvidos na síntese de uma reta, para funções com um número genérico de bits. Com base nestas relações, foi proposto um gerador de funções de pertinência. Dois exemplos de geradores de função de pertinência foram desenvolvidos para ilustrar o emprego da arquitetura. Estas unidades foram codificadas em VHDL para simulação da estrutura e validação da proposta. Finalmente, a arquitetura é a flexibilidade quanto às dimensões do processador: as portas de comunicação e as funções de pertinência podem ter o seu tamanho definido no momento da síntese. Para ilustrar a possibilidade de implementação da proposta, uma aplicação específica de controlador foi codificada em VHDL. Esta descrição foi simulada e sintetizada em diferentes condições de implementação por ferramentas comerciais. |
description |
Este trabalho dedicou-se ao estudo da síntese automática de processadores nebulosos dedicados. Inicialmente foi desenvolvido um conjunto de relações para a síntese de retas no domínio digital. O objetivo destas relações foi estabelecer quais as operações envolvidos na síntese de uma reta, para funções com um número genérico de bits. Com base nestas relações, foi proposto um gerador de funções de pertinência. Dois exemplos de geradores de função de pertinência foram desenvolvidos para ilustrar o emprego da arquitetura. Estas unidades foram codificadas em VHDL para simulação da estrutura e validação da proposta. Finalmente, a arquitetura é a flexibilidade quanto às dimensões do processador: as portas de comunicação e as funções de pertinência podem ter o seu tamanho definido no momento da síntese. Para ilustrar a possibilidade de implementação da proposta, uma aplicação específica de controlador foi codificada em VHDL. Esta descrição foi simulada e sintetizada em diferentes condições de implementação por ferramentas comerciais. |
publishDate |
1998 |
dc.date.none.fl_str_mv |
1998-00-00 |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/publishedVersion info:eu-repo/semantics/doctoralThesis |
status_str |
publishedVersion |
format |
doctoralThesis |
dc.identifier.uri.fl_str_mv |
http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=2618 |
url |
http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=2618 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.publisher.none.fl_str_mv |
Instituto Tecnológico de Aeronáutica |
publisher.none.fl_str_mv |
Instituto Tecnológico de Aeronáutica |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações do ITA instname:Instituto Tecnológico de Aeronáutica instacron:ITA |
reponame_str |
Biblioteca Digital de Teses e Dissertações do ITA |
collection |
Biblioteca Digital de Teses e Dissertações do ITA |
instname_str |
Instituto Tecnológico de Aeronáutica |
instacron_str |
ITA |
institution |
ITA |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações do ITA - Instituto Tecnológico de Aeronáutica |
repository.mail.fl_str_mv |
|
subject_por_txtF_mv |
Controladores nebulosos Lógica nebulosa VHDL (linguagem de programação) Sistemas digitais Inteligência artificial Controle |
_version_ |
1706805001859366912 |