Uso combinado de filtros digitais com circuitos de sincronismo monofásicos

Detalhes bibliográficos
Ano de defesa: 2019
Autor(a) principal: Lessa, Dayane Mendonça lattes
Orientador(a): Monteiro, Luís Fernando Corrêa lattes
Banca de defesa: Lovisolo, Lisandro lattes, Moor Neto, João Amin lattes
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Universidade do Estado do Rio de Janeiro
Programa de Pós-Graduação: Programa de Pós-Graduação em Engenharia Eletrônica
Departamento: Centro de Tecnologia e Ciências::Faculdade de Engenharia
País: BR
Palavras-chave em Português:
Palavras-chave em Inglês:
Área do conhecimento CNPq:
Link de acesso: http://www.bdtd.uerj.br/handle/1/11753
Resumo: Phase-Locked Loop (PLL) synchronization circuits have contributed for the improvement to modern power grids in most of their aspects, such as chain generation, identification and characterization of contents related to power quality, fault location, among others. Particularly, when PLL is used in single-phase circuits, there is an inhe-rent presence of the second harmonic component from the fundamental frequency of the grid voltage. This feature compromises the PLL performance and, therefore, several solutions to minimize this problem has been proposed. The alternatives presented so far are the proposal of new control loops including auxiliary signals to eliminate this oscillating component when the PLL is in the steady state condition, as long as the input signal is not distorted. These PLLs are known as the OSG-PLL (Orthogonal Signal Generator - Phase Locked Loop). However, single-phase OSG-PLLs do not present fast dynamic response without compromising the quality of the signal generated. Thus, in this work we explore the combination of OSG-PLLs with digital tuned filters. The objective is to identify arrangements that present a faster dynamic response, without compromising the quality (harmonic distortion) of the generated signal. These conditions are presented in detail in this dissertation. Simulation and experimental results of different OSG-PLL, together with digital tuned filters, were explored. Furthermore, there is also a comparison of their performances involving time-response due to a transient event and the harmonic distortion of the output signals when those PLLs are in steady-stade condition.
id UERJ_820fa8c89443c4cc23f0d97cd04c9c0f
oai_identifier_str oai:www.bdtd.uerj.br:1/11753
network_acronym_str UERJ
network_name_str Biblioteca Digital de Teses e Dissertações da UERJ
repository_id_str
spelling Monteiro, Luís Fernando Corrêahttp://lattes.cnpq.br/9876372612922406Tcheou, Michel Pompeuhttp://lattes.cnpq.br/9868296846852777Lovisolo, Lisandrohttp://lattes.cnpq.br/5556212442729541Moor Neto, João Aminhttp://lattes.cnpq.br/4678107431059430http://lattes.cnpq.br/4092797440321688Lessa, Dayane Mendonça2021-01-06T19:17:15Z2019-04-022019-02-25LESSA, Dayane Mendonça. Uso combinado de filtros digitais com circuitos de sincronismo monofásicos. 2019. 106 f. Dissertação (Mestrado em Redes de Telecomunicações; Sistemas Inteligentes e Automação) - Universidade do Estado do Rio de Janeiro, Rio de Janeiro, 2019.http://www.bdtd.uerj.br/handle/1/11753Phase-Locked Loop (PLL) synchronization circuits have contributed for the improvement to modern power grids in most of their aspects, such as chain generation, identification and characterization of contents related to power quality, fault location, among others. Particularly, when PLL is used in single-phase circuits, there is an inhe-rent presence of the second harmonic component from the fundamental frequency of the grid voltage. This feature compromises the PLL performance and, therefore, several solutions to minimize this problem has been proposed. The alternatives presented so far are the proposal of new control loops including auxiliary signals to eliminate this oscillating component when the PLL is in the steady state condition, as long as the input signal is not distorted. These PLLs are known as the OSG-PLL (Orthogonal Signal Generator - Phase Locked Loop). However, single-phase OSG-PLLs do not present fast dynamic response without compromising the quality of the signal generated. Thus, in this work we explore the combination of OSG-PLLs with digital tuned filters. The objective is to identify arrangements that present a faster dynamic response, without compromising the quality (harmonic distortion) of the generated signal. These conditions are presented in detail in this dissertation. Simulation and experimental results of different OSG-PLL, together with digital tuned filters, were explored. Furthermore, there is also a comparison of their performances involving time-response due to a transient event and the harmonic distortion of the output signals when those PLLs are in steady-stade condition.Circuitos de sincronismo do tipo PLL (Phase-Locked Loop) têm contribuído para modernizar redes elétricas em diferentes segmentos, como geração distribuída, identificação e caracterização de fenômenos relacionados a qualidade de energia, localização de falhas, entre outros. Particularmente, quando o PLL é utilizado em circuitos monofásicos, há a presença inerente do sinal oscilante em duas vezes a frequência fundamental da tensão da rede. Tal fato faz com que a dinâmica dos PLLs monofásicos fique comprometida, razão esta para a busca de alternativas que minimizem este problema. As alternativas apresentadas até o momento consistem em propostas de novas malhas de controle incluindo sinais auxiliares que acabam por eliminar essa componente oscilante quando o PLL está na condição de regime permanente e, desde que o sinal de entrada não esteja distorcido. Estes PLLs são conhecidos como OSG-PLL (Orthogonal Signal Generator - Phase-Locked Loop). No entanto, os OSG-PLLs monofásicos não são capazes de apresentar ráapida resposta dinâmica sem comprometer a qualidade do sinal gerado. Desta forma, neste trabalho é explorada a combinação dos OSG-PLLs com filtros digitais sintonizados. O objetivo consiste na identificação de arranjos que apresentem rápida resposta dinâmica, sem comprometer a qualidade do sinal gerado. Estas condições são apresentadas em detalhe neste trabalho. Resultados de simulação e experimentais são apresentados para análise do desempenho dos arranjos para os circuitos de sincronismo explorados.Submitted by Boris Flegr (boris@uerj.br) on 2021-01-06T19:17:15Z No. of bitstreams: 1 Dayane Mendonca Lessa_BDTD.pdf: 3771695 bytes, checksum: b5bdb72cc03be416f70b375099856827 (MD5)Made available in DSpace on 2021-01-06T19:17:15Z (GMT). No. of bitstreams: 1 Dayane Mendonca Lessa_BDTD.pdf: 3771695 bytes, checksum: b5bdb72cc03be416f70b375099856827 (MD5) Previous issue date: 2019-02-25Coordenação de Aperfeiçoamento de Pessoal de Nível Superiorapplication/pdfporUniversidade do Estado do Rio de JaneiroPrograma de Pós-Graduação em Engenharia EletrônicaUERJBRCentro de Tecnologia e Ciências::Faculdade de EngenhariaElectronic EngineeringSignal processingPhase-Locked LoopDigital FiltersHarmonic DistortionSettling TimeSinglephase circuitsEngenharia eletrônicaProcessamento de sinaisPhase-Locked LoopCircuitos MonofásicosFiltros DigitaisDistorção HarmônicaTempo De EstabilizaçãoCNPQ::ENGENHARIASUso combinado de filtros digitais com circuitos de sincronismo monofásicosCombined use of digital filters with single-phase synchronism circuitsinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UERJinstname:Universidade do Estado do Rio de Janeiro (UERJ)instacron:UERJORIGINALDayane Mendonca Lessa_BDTD.pdfapplication/pdf3771695http://www.bdtd.uerj.br/bitstream/1/11753/1/Dayane+Mendonca+Lessa_BDTD.pdfb5bdb72cc03be416f70b375099856827MD511/117532024-02-27 15:16:46.02oai:www.bdtd.uerj.br:1/11753Biblioteca Digital de Teses e Dissertaçõeshttp://www.bdtd.uerj.br/PUBhttps://www.bdtd.uerj.br:8443/oai/requestbdtd.suporte@uerj.bropendoar:29032024-02-27T18:16:46Biblioteca Digital de Teses e Dissertações da UERJ - Universidade do Estado do Rio de Janeiro (UERJ)false
dc.title.por.fl_str_mv Uso combinado de filtros digitais com circuitos de sincronismo monofásicos
dc.title.alternative.eng.fl_str_mv Combined use of digital filters with single-phase synchronism circuits
title Uso combinado de filtros digitais com circuitos de sincronismo monofásicos
spellingShingle Uso combinado de filtros digitais com circuitos de sincronismo monofásicos
Lessa, Dayane Mendonça
Electronic Engineering
Signal processing
Phase-Locked Loop
Digital Filters
Harmonic Distortion
Settling Time
Singlephase circuits
Engenharia eletrônica
Processamento de sinais
Phase-Locked Loop
Circuitos Monofásicos
Filtros Digitais
Distorção Harmônica
Tempo De Estabilização
CNPQ::ENGENHARIAS
title_short Uso combinado de filtros digitais com circuitos de sincronismo monofásicos
title_full Uso combinado de filtros digitais com circuitos de sincronismo monofásicos
title_fullStr Uso combinado de filtros digitais com circuitos de sincronismo monofásicos
title_full_unstemmed Uso combinado de filtros digitais com circuitos de sincronismo monofásicos
title_sort Uso combinado de filtros digitais com circuitos de sincronismo monofásicos
author Lessa, Dayane Mendonça
author_facet Lessa, Dayane Mendonça
author_role author
dc.contributor.advisor1.fl_str_mv Monteiro, Luís Fernando Corrêa
dc.contributor.advisor1Lattes.fl_str_mv http://lattes.cnpq.br/9876372612922406
dc.contributor.advisor-co1.fl_str_mv Tcheou, Michel Pompeu
dc.contributor.advisor-co1Lattes.fl_str_mv http://lattes.cnpq.br/9868296846852777
dc.contributor.referee1.fl_str_mv Lovisolo, Lisandro
dc.contributor.referee1Lattes.fl_str_mv http://lattes.cnpq.br/5556212442729541
dc.contributor.referee2.fl_str_mv Moor Neto, João Amin
dc.contributor.referee2Lattes.fl_str_mv http://lattes.cnpq.br/4678107431059430
dc.contributor.authorLattes.fl_str_mv http://lattes.cnpq.br/4092797440321688
dc.contributor.author.fl_str_mv Lessa, Dayane Mendonça
contributor_str_mv Monteiro, Luís Fernando Corrêa
Tcheou, Michel Pompeu
Lovisolo, Lisandro
Moor Neto, João Amin
dc.subject.eng.fl_str_mv Electronic Engineering
Signal processing
Phase-Locked Loop
Digital Filters
Harmonic Distortion
Settling Time
Singlephase circuits
topic Electronic Engineering
Signal processing
Phase-Locked Loop
Digital Filters
Harmonic Distortion
Settling Time
Singlephase circuits
Engenharia eletrônica
Processamento de sinais
Phase-Locked Loop
Circuitos Monofásicos
Filtros Digitais
Distorção Harmônica
Tempo De Estabilização
CNPQ::ENGENHARIAS
dc.subject.por.fl_str_mv Engenharia eletrônica
Processamento de sinais
Phase-Locked Loop
Circuitos Monofásicos
Filtros Digitais
Distorção Harmônica
Tempo De Estabilização
dc.subject.cnpq.fl_str_mv CNPQ::ENGENHARIAS
description Phase-Locked Loop (PLL) synchronization circuits have contributed for the improvement to modern power grids in most of their aspects, such as chain generation, identification and characterization of contents related to power quality, fault location, among others. Particularly, when PLL is used in single-phase circuits, there is an inhe-rent presence of the second harmonic component from the fundamental frequency of the grid voltage. This feature compromises the PLL performance and, therefore, several solutions to minimize this problem has been proposed. The alternatives presented so far are the proposal of new control loops including auxiliary signals to eliminate this oscillating component when the PLL is in the steady state condition, as long as the input signal is not distorted. These PLLs are known as the OSG-PLL (Orthogonal Signal Generator - Phase Locked Loop). However, single-phase OSG-PLLs do not present fast dynamic response without compromising the quality of the signal generated. Thus, in this work we explore the combination of OSG-PLLs with digital tuned filters. The objective is to identify arrangements that present a faster dynamic response, without compromising the quality (harmonic distortion) of the generated signal. These conditions are presented in detail in this dissertation. Simulation and experimental results of different OSG-PLL, together with digital tuned filters, were explored. Furthermore, there is also a comparison of their performances involving time-response due to a transient event and the harmonic distortion of the output signals when those PLLs are in steady-stade condition.
publishDate 2019
dc.date.available.fl_str_mv 2019-04-02
dc.date.issued.fl_str_mv 2019-02-25
dc.date.accessioned.fl_str_mv 2021-01-06T19:17:15Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv LESSA, Dayane Mendonça. Uso combinado de filtros digitais com circuitos de sincronismo monofásicos. 2019. 106 f. Dissertação (Mestrado em Redes de Telecomunicações; Sistemas Inteligentes e Automação) - Universidade do Estado do Rio de Janeiro, Rio de Janeiro, 2019.
dc.identifier.uri.fl_str_mv http://www.bdtd.uerj.br/handle/1/11753
identifier_str_mv LESSA, Dayane Mendonça. Uso combinado de filtros digitais com circuitos de sincronismo monofásicos. 2019. 106 f. Dissertação (Mestrado em Redes de Telecomunicações; Sistemas Inteligentes e Automação) - Universidade do Estado do Rio de Janeiro, Rio de Janeiro, 2019.
url http://www.bdtd.uerj.br/handle/1/11753
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Universidade do Estado do Rio de Janeiro
dc.publisher.program.fl_str_mv Programa de Pós-Graduação em Engenharia Eletrônica
dc.publisher.initials.fl_str_mv UERJ
dc.publisher.country.fl_str_mv BR
dc.publisher.department.fl_str_mv Centro de Tecnologia e Ciências::Faculdade de Engenharia
publisher.none.fl_str_mv Universidade do Estado do Rio de Janeiro
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UERJ
instname:Universidade do Estado do Rio de Janeiro (UERJ)
instacron:UERJ
instname_str Universidade do Estado do Rio de Janeiro (UERJ)
instacron_str UERJ
institution UERJ
reponame_str Biblioteca Digital de Teses e Dissertações da UERJ
collection Biblioteca Digital de Teses e Dissertações da UERJ
bitstream.url.fl_str_mv http://www.bdtd.uerj.br/bitstream/1/11753/1/Dayane+Mendonca+Lessa_BDTD.pdf
bitstream.checksum.fl_str_mv b5bdb72cc03be416f70b375099856827
bitstream.checksumAlgorithm.fl_str_mv MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UERJ - Universidade do Estado do Rio de Janeiro (UERJ)
repository.mail.fl_str_mv bdtd.suporte@uerj.br
_version_ 1811728944910565376