Implementação de redes neurais convolucionais em plataforma de rede intra-chip

Detalhes bibliográficos
Ano de defesa: 2022
Autor(a) principal: Cardoso, Alexandre Nietupski
Orientador(a): Não Informado pela instituição
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Universidade do Estado do Rio de Janeiro
Centro de Tecnologia e Ciências::Faculdade de Engenharia
Brasil
UERJ
Programa de Pós-Graduação em Engenharia Eletrônica
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Link de acesso: http://www.bdtd.uerj.br/handle/1/19334
Resumo: O interesse por abordagens acelerativas para a execução de modelos de aprendizado de Máquina é grande, posto que a aplicação de técnicas atinentes ao campo em problemas os mais diversos é um clamor de mercado e uma tendência de indústria. Por outro lado, o avanço das tecnologias de integração permite agregar aos sistemas embutidos multiprocessados uma quantidade crescente de módulos que, por sua vez, dão aos chips capacidade computacional estupenda, tornando-as atrativas à acomodação de aplicações de Inteligência Artificial. Mas estes módulos devem ser interconectados eficientemente e é nisso que as Redes Intra-chip vêm a contribuir, habilitando a concepção de sistemas embarcados extremamente capazes e versáteis. Neste trabalho, dissertamos sobre a implementação de uma rede neural convolucional em um sistema embutido multiprocessado. Nossa ênfase estava na organização da implementação à luz do fluxo de dados da aplicação, visando tirar o melhor proveito possível do processamento paralelo. Limitações relacionadas ao suporte à aritmética de ponto flutuante no ambiente de simulação escolhido prejudicaram o desempenho de nossa implementação enquanto modelo preditivo, porém não nos impediu de atingir nosso intento: acelerar a execução de uma rede neural convolucional.
id UERJ_cedb7c589f8ca70e9a428b1e240a8dbe
oai_identifier_str oai:www.bdtd.uerj.br:1/19334
network_acronym_str UERJ
network_name_str Biblioteca Digital de Teses e Dissertações da UERJ
repository_id_str
spelling Implementação de redes neurais convolucionais em plataforma de rede intra-chipConvolutional neural networks implementation on a network-on-chip platformComputer learningNeural networks (Computing)On-chip programmable systemsElectronic engineeringEngenharia eletrônicaAprendizado do computadorRedes neurais (Computação)Sistemas programáveis em chipENGENHARIAS::ENGENHARIA ELETRICA::ELETRONICA INDUSTRIAL, SISTEMAS E CONTROLES ELETRONICOSO interesse por abordagens acelerativas para a execução de modelos de aprendizado de Máquina é grande, posto que a aplicação de técnicas atinentes ao campo em problemas os mais diversos é um clamor de mercado e uma tendência de indústria. Por outro lado, o avanço das tecnologias de integração permite agregar aos sistemas embutidos multiprocessados uma quantidade crescente de módulos que, por sua vez, dão aos chips capacidade computacional estupenda, tornando-as atrativas à acomodação de aplicações de Inteligência Artificial. Mas estes módulos devem ser interconectados eficientemente e é nisso que as Redes Intra-chip vêm a contribuir, habilitando a concepção de sistemas embarcados extremamente capazes e versáteis. Neste trabalho, dissertamos sobre a implementação de uma rede neural convolucional em um sistema embutido multiprocessado. Nossa ênfase estava na organização da implementação à luz do fluxo de dados da aplicação, visando tirar o melhor proveito possível do processamento paralelo. Limitações relacionadas ao suporte à aritmética de ponto flutuante no ambiente de simulação escolhido prejudicaram o desempenho de nossa implementação enquanto modelo preditivo, porém não nos impediu de atingir nosso intento: acelerar a execução de uma rede neural convolucional.The interest in accelerative approaches for executing Machine Learning models is intense, since applying methods from this field to a growing set of situations is a market demand and an industry tendency. On the other hand, the advance of integration technologies allows aggregating to multiprocessor embedded systems a growing number of modules and that gives to these systems enormous computational capacity, making it attractive for Artificial Intelligence solutions. However, these modules shall be connected efficiently and this is where Networks on Chip come to help, enabling the design of extremely capable and versatile embedded systems. In this work, we discuss the implementation of a convolutional neural network in a multiprocessor embedded system.Our emphasis was on organizing the implementation considering the application’s dataflow, pursuing the best possible use of parallel computing. Limitations related to the support for floating-point arithmetic in the chosen simulation environment restricted the performance of our implementation as a predictive model, but it did not prevent us from achieving our goal: to accelerate the execution of a convolutional neural network.Universidade do Estado do Rio de JaneiroCentro de Tecnologia e Ciências::Faculdade de EngenhariaBrasilUERJPrograma de Pós-Graduação em Engenharia EletrônicaMourelle, Luiza de Macedohttp://lattes.cnpq.br/4189604454431782Nedjah, Nadiahttp://lattes.cnpq.br/5417946704251656Gomes, José Gabriel Rodriguez Carneirohttp://lattes.cnpq.br/0167354254513842Castro, Maria Clicia Stelling dehttp://lattes.cnpq.br/6348480289055660Cardoso, Alexandre Nietupski2023-04-10T14:40:42Z2022-12-16info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfCARDOSO, Alexandre Nietupski. Implementação de redes neurais convolucionais em plataforma de rede intra-chip. 2022. 102 f. Dissertação (Mestrado em Engenharia Eletrônica) - Faculdade de Engenharia, Universidade do Estado do Rio de Janeiro, Rio de Janeiro, 2022.http://www.bdtd.uerj.br/handle/1/19334porinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UERJinstname:Universidade do Estado do Rio de Janeiro (UERJ)instacron:UERJ2024-02-27T18:16:52Zoai:www.bdtd.uerj.br:1/19334Biblioteca Digital de Teses e Dissertaçõeshttp://www.bdtd.uerj.br/PUBhttps://www.bdtd.uerj.br:8443/oai/requestbdtd.suporte@uerj.bropendoar:29032024-02-27T18:16:52Biblioteca Digital de Teses e Dissertações da UERJ - Universidade do Estado do Rio de Janeiro (UERJ)false
dc.title.none.fl_str_mv Implementação de redes neurais convolucionais em plataforma de rede intra-chip
Convolutional neural networks implementation on a network-on-chip platform
title Implementação de redes neurais convolucionais em plataforma de rede intra-chip
spellingShingle Implementação de redes neurais convolucionais em plataforma de rede intra-chip
Cardoso, Alexandre Nietupski
Computer learning
Neural networks (Computing)
On-chip programmable systems
Electronic engineering
Engenharia eletrônica
Aprendizado do computador
Redes neurais (Computação)
Sistemas programáveis em chip
ENGENHARIAS::ENGENHARIA ELETRICA::ELETRONICA INDUSTRIAL, SISTEMAS E CONTROLES ELETRONICOS
title_short Implementação de redes neurais convolucionais em plataforma de rede intra-chip
title_full Implementação de redes neurais convolucionais em plataforma de rede intra-chip
title_fullStr Implementação de redes neurais convolucionais em plataforma de rede intra-chip
title_full_unstemmed Implementação de redes neurais convolucionais em plataforma de rede intra-chip
title_sort Implementação de redes neurais convolucionais em plataforma de rede intra-chip
author Cardoso, Alexandre Nietupski
author_facet Cardoso, Alexandre Nietupski
author_role author
dc.contributor.none.fl_str_mv Mourelle, Luiza de Macedo
http://lattes.cnpq.br/4189604454431782
Nedjah, Nadia
http://lattes.cnpq.br/5417946704251656
Gomes, José Gabriel Rodriguez Carneiro
http://lattes.cnpq.br/0167354254513842
Castro, Maria Clicia Stelling de
http://lattes.cnpq.br/6348480289055660
dc.contributor.author.fl_str_mv Cardoso, Alexandre Nietupski
dc.subject.por.fl_str_mv Computer learning
Neural networks (Computing)
On-chip programmable systems
Electronic engineering
Engenharia eletrônica
Aprendizado do computador
Redes neurais (Computação)
Sistemas programáveis em chip
ENGENHARIAS::ENGENHARIA ELETRICA::ELETRONICA INDUSTRIAL, SISTEMAS E CONTROLES ELETRONICOS
topic Computer learning
Neural networks (Computing)
On-chip programmable systems
Electronic engineering
Engenharia eletrônica
Aprendizado do computador
Redes neurais (Computação)
Sistemas programáveis em chip
ENGENHARIAS::ENGENHARIA ELETRICA::ELETRONICA INDUSTRIAL, SISTEMAS E CONTROLES ELETRONICOS
description O interesse por abordagens acelerativas para a execução de modelos de aprendizado de Máquina é grande, posto que a aplicação de técnicas atinentes ao campo em problemas os mais diversos é um clamor de mercado e uma tendência de indústria. Por outro lado, o avanço das tecnologias de integração permite agregar aos sistemas embutidos multiprocessados uma quantidade crescente de módulos que, por sua vez, dão aos chips capacidade computacional estupenda, tornando-as atrativas à acomodação de aplicações de Inteligência Artificial. Mas estes módulos devem ser interconectados eficientemente e é nisso que as Redes Intra-chip vêm a contribuir, habilitando a concepção de sistemas embarcados extremamente capazes e versáteis. Neste trabalho, dissertamos sobre a implementação de uma rede neural convolucional em um sistema embutido multiprocessado. Nossa ênfase estava na organização da implementação à luz do fluxo de dados da aplicação, visando tirar o melhor proveito possível do processamento paralelo. Limitações relacionadas ao suporte à aritmética de ponto flutuante no ambiente de simulação escolhido prejudicaram o desempenho de nossa implementação enquanto modelo preditivo, porém não nos impediu de atingir nosso intento: acelerar a execução de uma rede neural convolucional.
publishDate 2022
dc.date.none.fl_str_mv 2022-12-16
2023-04-10T14:40:42Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv CARDOSO, Alexandre Nietupski. Implementação de redes neurais convolucionais em plataforma de rede intra-chip. 2022. 102 f. Dissertação (Mestrado em Engenharia Eletrônica) - Faculdade de Engenharia, Universidade do Estado do Rio de Janeiro, Rio de Janeiro, 2022.
http://www.bdtd.uerj.br/handle/1/19334
identifier_str_mv CARDOSO, Alexandre Nietupski. Implementação de redes neurais convolucionais em plataforma de rede intra-chip. 2022. 102 f. Dissertação (Mestrado em Engenharia Eletrônica) - Faculdade de Engenharia, Universidade do Estado do Rio de Janeiro, Rio de Janeiro, 2022.
url http://www.bdtd.uerj.br/handle/1/19334
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Universidade do Estado do Rio de Janeiro
Centro de Tecnologia e Ciências::Faculdade de Engenharia
Brasil
UERJ
Programa de Pós-Graduação em Engenharia Eletrônica
publisher.none.fl_str_mv Universidade do Estado do Rio de Janeiro
Centro de Tecnologia e Ciências::Faculdade de Engenharia
Brasil
UERJ
Programa de Pós-Graduação em Engenharia Eletrônica
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UERJ
instname:Universidade do Estado do Rio de Janeiro (UERJ)
instacron:UERJ
instname_str Universidade do Estado do Rio de Janeiro (UERJ)
instacron_str UERJ
institution UERJ
reponame_str Biblioteca Digital de Teses e Dissertações da UERJ
collection Biblioteca Digital de Teses e Dissertações da UERJ
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UERJ - Universidade do Estado do Rio de Janeiro (UERJ)
repository.mail.fl_str_mv bdtd.suporte@uerj.br
_version_ 1829133694013538304