Projeto de um núcleo de conversão da interface PCI para interface OCP-IP™.

• Ano de defesa: 2004
• Autor(a) principal: SAMPAIO, Ricardo Brandão.
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Universidade Federal de Campina Grande; Brasil; Centro de Engenharia Elétrica e Informática - CEEI; PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA; UFCG
• Palavras-chave em Português: Núcleo de Propriedade Intelectual - Projeto; interface PCI- NúIleo de Conversão; interface OCP-IP™; Conversão da Interface; Implementaçao em FPGA; Dispositivos SystemC™; FPGA FLEX 10KE; Intellectual Property Center - Project; PCI interface- Conversion Core; OCP-IP ™ interface; Interface Conversion; Implementation in FPGA; SystemC ™ Devices; Engenharia Elétrica
• Link de acesso: https://dspace.sti.ufcg.edu.br/handle/riufcg/6505

Nesta dissertação se descreve todas as etapas necessárias ao desenvolvimento do projeto de um Núcleo de Propriedade Intelectual e como elaborar sua validação funcional, também se descreve todas as plataformas necessárias para a elaboração de cada etapa do projeto. Esse Núcleo projetado tem por função desempenhar o papel de conversão da interface do barramento local PCI, de largura de 32 bits e frequência 33 MHz, para uma interface cujo barramento faca uso do protocolo OCPIP ™ de mesma largura e frequência da interface do barramento PCI. Para desenvolvimento da Interface foi necessário elaborar uma unidade PCI Destino e uma unidade OCP™ Mestre. O projeto do Núcleo de Propriedade Intelectual foi totalmente realizado na linguagem de descrição de dispositivos SystemC™, bem como o ambiente de teste por simulação e a aplicação de dispositivo do usuário. A implementação do Núcleo foi especialmente desenvolvida para adaptar-se a dispositivo reconfigurável como a FPGA FLEX 10KE da empresa Altera que foi usada na etapa de prototipagem. Os resultados obtidos em ambiente de simulação e implementação satisfizeram as exigências inicias do projeto. Ao fim do projeto, na etapa de simulação, tinha-se respostas para os ciclos de leitura e escrita de configuração e ciclos de leitura e escrita na memoria no modo simples. Na etapa de implementação em FPGA, somente uma parte do código, o trecho referente aos ciclos de leitura e escrita nos registradores de configuração da PCI, foi implementado. Nessa fase de implementação, procurou-se atender a todos os requisitos de tempo exigidos pelo padrão PCI revisão 2.2.