Verificação de artefatos de diagramas de classe UML através da aplicação de testes de design.
| Ano de defesa: | 2009 |
|---|---|
| Autor(a) principal: | |
| Orientador(a): | |
| Banca de defesa: | |
| Tipo de documento: | Dissertação |
| Tipo de acesso: | Acesso aberto |
| Idioma: | por |
| Instituição de defesa: |
Universidade Federal de Campina Grande
Brasil Centro de Engenharia Elétrica e Informática - CEEI PÓS-GRADUAÇÃO EM CIÊNCIA DA COMPUTAÇÃO UFCG |
| Programa de Pós-Graduação: |
Não Informado pela instituição
|
| Departamento: |
Não Informado pela instituição
|
| País: |
Não Informado pela instituição
|
| Palavras-chave em Português: | |
| Link de acesso: | https://dspace.sti.ufcg.edu.br/handle/riufcg/7742 |
Resumo: | Neste trabalho investigamos e propomos uma técnica completamente automática para executar verificação de conformidade entre uma implementação de um sistema em Java e seu design expresso através de diagrama de classe UML. Essa verificação é realizada através de testes de design, um tipo de teste automático que verifica a conformidade de uma implementação em relação às regras de design expressadas através de código de teste. Definimos templates de testes de design para os artefatos mais usuais do diagrama de classe UML. E desenvolvemos a ferramenta UDT (UML Design Tester) baseada na abordagem MDA, capaz de aplicar esses templates sobre os elementos do diagrama de classe para gerar automaticamente os testes de design específicos para cada um dos elementos. Por fim, validamos nossa técnica através de um estudo de caso, o qual verifica a conformidade entre um sistema real (Findbugs) e o seu diagrama de classe gerado através de engenharia reversa. Adotamos essa abordagem para validação, pois não conseguimos identificar nenhum sistema com mais de 1000 classes que disponibilizasse o código do sistema e o seu design especificado em Diagramas de classes. |
| id |
UFCG_529a9da0fc8abd25e133e98718fbee99 |
|---|---|
| oai_identifier_str |
oai:dspace.sti.ufcg.edu.br:riufcg/7742 |
| network_acronym_str |
UFCG |
| network_name_str |
Biblioteca Digital de Teses e Dissertações da UFCG |
| repository_id_str |
|
| spelling |
Verificação de artefatos de diagramas de classe UML através da aplicação de testes de design.Checking class diagram artifacts UML by applying design tests.Modelagem e Simulação de SistemasGarantia de Qualidade de ProgramasTestes de ValidaçãoAdministração de Desenvolvimento de ProgramasSystems Modeling and SimulationProgram Quality AssuranceValidation TestsProgram Development AdministrationCiência da ComputaçãoNeste trabalho investigamos e propomos uma técnica completamente automática para executar verificação de conformidade entre uma implementação de um sistema em Java e seu design expresso através de diagrama de classe UML. Essa verificação é realizada através de testes de design, um tipo de teste automático que verifica a conformidade de uma implementação em relação às regras de design expressadas através de código de teste. Definimos templates de testes de design para os artefatos mais usuais do diagrama de classe UML. E desenvolvemos a ferramenta UDT (UML Design Tester) baseada na abordagem MDA, capaz de aplicar esses templates sobre os elementos do diagrama de classe para gerar automaticamente os testes de design específicos para cada um dos elementos. Por fim, validamos nossa técnica através de um estudo de caso, o qual verifica a conformidade entre um sistema real (Findbugs) e o seu diagrama de classe gerado através de engenharia reversa. Adotamos essa abordagem para validação, pois não conseguimos identificar nenhum sistema com mais de 1000 classes que disponibilizasse o código do sistema e o seu design especificado em Diagramas de classes.In this work we propose and investigate a completely automatic technique to execute conformance verification between an implementation in Java and its design expressed by UML class diagram. This verification is performed through design tests, a kind of automatic test capable of verifing conformance of an implementation against design rules expressed by code. We define a design test templates to eachmost usual UML class diagram artifacts. And, we developed the UDT tool (UML Design Tester) 100% MDAbased, this tool is able to apply the templates over the class diagram elements in order to automatically generate the specific design tests for each of these elements. Concluding, we evaluated our technique using as case study that verifies the conformance between a real (Findbugs) system and its generated by reverse engineering.CapesUniversidade Federal de Campina GrandeBrasilCentro de Engenharia Elétrica e Informática - CEEIPÓS-GRADUAÇÃO EM CIÊNCIA DA COMPUTAÇÃOUFCGRAMALHO, Franklin de Souza.Ramalho, F. S.http://lattes.cnpq.br/2469816352786812GUERRERO, Dalton Dário Serey.GUERRERO, D. D. S.http://lattes.cnpq.br/2050632960242405MASSONI , Tiago Lima.PIRES, Paulo de Figueiredo.FERREIRA NETO, Waldemar Pires.2009-04-172019-10-07T10:17:24Z2019-10-072019-10-07T10:17:24Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesishttps://dspace.sti.ufcg.edu.br/handle/riufcg/7742FERREIRA NETO, W. P. Verificação de artefatos de diagramas de classe UML através da aplicação de testes de design. 2009. 127 f. Dissertação (Mestrado em Ciência da Computação) – Pós-Graduação em Ciência da Computação, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande, Paraíba, Brasil, 2009. Disponível em: https://dspace.sti.ufcg.edu.br/handle/riufcg/7742porFAPESQinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFCGinstname:Universidade Federal de Campina Grande (UFCG)instacron:UFCG2025-07-24T07:49:25Zoai:dspace.sti.ufcg.edu.br:riufcg/7742Biblioteca Digital de Teses e Dissertaçõeshttp://bdtd.ufcg.edu.br/PUBhttp://dspace.sti.ufcg.edu.br:8080/oai/requestbdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.bropendoar:48512025-07-24T07:49:25Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG)false |
| dc.title.none.fl_str_mv |
Verificação de artefatos de diagramas de classe UML através da aplicação de testes de design. Checking class diagram artifacts UML by applying design tests. |
| title |
Verificação de artefatos de diagramas de classe UML através da aplicação de testes de design. |
| spellingShingle |
Verificação de artefatos de diagramas de classe UML através da aplicação de testes de design. FERREIRA NETO, Waldemar Pires. Modelagem e Simulação de Sistemas Garantia de Qualidade de Programas Testes de Validação Administração de Desenvolvimento de Programas Systems Modeling and Simulation Program Quality Assurance Validation Tests Program Development Administration Ciência da Computação |
| title_short |
Verificação de artefatos de diagramas de classe UML através da aplicação de testes de design. |
| title_full |
Verificação de artefatos de diagramas de classe UML através da aplicação de testes de design. |
| title_fullStr |
Verificação de artefatos de diagramas de classe UML através da aplicação de testes de design. |
| title_full_unstemmed |
Verificação de artefatos de diagramas de classe UML através da aplicação de testes de design. |
| title_sort |
Verificação de artefatos de diagramas de classe UML através da aplicação de testes de design. |
| author |
FERREIRA NETO, Waldemar Pires. |
| author_facet |
FERREIRA NETO, Waldemar Pires. |
| author_role |
author |
| dc.contributor.none.fl_str_mv |
RAMALHO, Franklin de Souza. Ramalho, F. S. http://lattes.cnpq.br/2469816352786812 GUERRERO, Dalton Dário Serey. GUERRERO, D. D. S. http://lattes.cnpq.br/2050632960242405 MASSONI , Tiago Lima. PIRES, Paulo de Figueiredo. |
| dc.contributor.author.fl_str_mv |
FERREIRA NETO, Waldemar Pires. |
| dc.subject.por.fl_str_mv |
Modelagem e Simulação de Sistemas Garantia de Qualidade de Programas Testes de Validação Administração de Desenvolvimento de Programas Systems Modeling and Simulation Program Quality Assurance Validation Tests Program Development Administration Ciência da Computação |
| topic |
Modelagem e Simulação de Sistemas Garantia de Qualidade de Programas Testes de Validação Administração de Desenvolvimento de Programas Systems Modeling and Simulation Program Quality Assurance Validation Tests Program Development Administration Ciência da Computação |
| description |
Neste trabalho investigamos e propomos uma técnica completamente automática para executar verificação de conformidade entre uma implementação de um sistema em Java e seu design expresso através de diagrama de classe UML. Essa verificação é realizada através de testes de design, um tipo de teste automático que verifica a conformidade de uma implementação em relação às regras de design expressadas através de código de teste. Definimos templates de testes de design para os artefatos mais usuais do diagrama de classe UML. E desenvolvemos a ferramenta UDT (UML Design Tester) baseada na abordagem MDA, capaz de aplicar esses templates sobre os elementos do diagrama de classe para gerar automaticamente os testes de design específicos para cada um dos elementos. Por fim, validamos nossa técnica através de um estudo de caso, o qual verifica a conformidade entre um sistema real (Findbugs) e o seu diagrama de classe gerado através de engenharia reversa. Adotamos essa abordagem para validação, pois não conseguimos identificar nenhum sistema com mais de 1000 classes que disponibilizasse o código do sistema e o seu design especificado em Diagramas de classes. |
| publishDate |
2009 |
| dc.date.none.fl_str_mv |
2009-04-17 2019-10-07T10:17:24Z 2019-10-07 2019-10-07T10:17:24Z |
| dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
| dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
| format |
masterThesis |
| status_str |
publishedVersion |
| dc.identifier.uri.fl_str_mv |
https://dspace.sti.ufcg.edu.br/handle/riufcg/7742 FERREIRA NETO, W. P. Verificação de artefatos de diagramas de classe UML através da aplicação de testes de design. 2009. 127 f. Dissertação (Mestrado em Ciência da Computação) – Pós-Graduação em Ciência da Computação, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande, Paraíba, Brasil, 2009. Disponível em: https://dspace.sti.ufcg.edu.br/handle/riufcg/7742 |
| url |
https://dspace.sti.ufcg.edu.br/handle/riufcg/7742 |
| identifier_str_mv |
FERREIRA NETO, W. P. Verificação de artefatos de diagramas de classe UML através da aplicação de testes de design. 2009. 127 f. Dissertação (Mestrado em Ciência da Computação) – Pós-Graduação em Ciência da Computação, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande, Paraíba, Brasil, 2009. Disponível em: https://dspace.sti.ufcg.edu.br/handle/riufcg/7742 |
| dc.language.iso.fl_str_mv |
por |
| language |
por |
| dc.relation.none.fl_str_mv |
FAPESQ |
| dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
| eu_rights_str_mv |
openAccess |
| dc.publisher.none.fl_str_mv |
Universidade Federal de Campina Grande Brasil Centro de Engenharia Elétrica e Informática - CEEI PÓS-GRADUAÇÃO EM CIÊNCIA DA COMPUTAÇÃO UFCG |
| publisher.none.fl_str_mv |
Universidade Federal de Campina Grande Brasil Centro de Engenharia Elétrica e Informática - CEEI PÓS-GRADUAÇÃO EM CIÊNCIA DA COMPUTAÇÃO UFCG |
| dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da UFCG instname:Universidade Federal de Campina Grande (UFCG) instacron:UFCG |
| instname_str |
Universidade Federal de Campina Grande (UFCG) |
| instacron_str |
UFCG |
| institution |
UFCG |
| reponame_str |
Biblioteca Digital de Teses e Dissertações da UFCG |
| collection |
Biblioteca Digital de Teses e Dissertações da UFCG |
| repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG) |
| repository.mail.fl_str_mv |
bdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.br |
| _version_ |
1851784709119410176 |