Exportação concluída — 

Geração de código otimizado visando a exploração de paralelismo na arquitetura IPNoSys

Detalhes bibliográficos
Ano de defesa: 2016
Autor(a) principal: Couto, Juliene Vieira do
Orientador(a): Não Informado pela instituição
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
dARK ID: ark:/74562/0013000004vx5
Idioma: por
Instituição de defesa: Universidade Federal Rural do Semi-Árido
Brasil
UFERSA
Programa de Pós-Graduação em Ciência da Computação
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Arquiteturas paralelas
Compilador
IPNoSys
Otimização
Nível de otimização
Parallel archtectures
Compiler
Optimization
Levels of Optimization
CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
Link de acesso: https://doi.org/10.21708/bdtd.ppgcc.dissertacao.652
https://repositorio.ufersa.edu.br/handle/tede/652
Resumo: Parallel architectures require optimized code that exploits its new features. Some architectures follow the paradigm of Von Neumann machine, while others differ from this model, such as IPNoSys processor. This processor is based on network-on-chip and features a package-driven computer model driven which reflects in its programming model. Initially, this architecture had an assembler and a simulator and needed a compiler. In later papers compilers for IPNoSys have been developed, but none fully explored the features of this architecture. Thus, the objective of this paper is to define a code optimization step in IPNoSys compiler, considering characteristics unexploited as parallelism and improving your generated code. The optimization module offers three levels of optimization. In order to evaluate the created module, made a comparison of the execution time and the size of codes generated in the three levels of optimization. It was obtained that an optimization level showed better run time, but generated applications with a larger size, while another level showed a smaller size. Furthermore, there was an improvement in the generated code
id UFER_55d3b34fda1e5f0e260282be95eef42f
oai_identifier_str oai:repositorio.ufersa.edu.br:tede/652
network_acronym_str UFER
network_name_str Repositório Digital da Universidade Federal Rural do Semi-Árido (RDU)
repository_id_str
spelling Geração de código otimizado visando a exploração de paralelismo na arquitetura IPNoSysArquiteturas paralelasCompiladorIPNoSysOtimizaçãoNível de otimizaçãoParallel archtecturesCompilerIPNoSysOptimizationLevels of OptimizationCIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAOParallel architectures require optimized code that exploits its new features. Some architectures follow the paradigm of Von Neumann machine, while others differ from this model, such as IPNoSys processor. This processor is based on network-on-chip and features a package-driven computer model driven which reflects in its programming model. Initially, this architecture had an assembler and a simulator and needed a compiler. In later papers compilers for IPNoSys have been developed, but none fully explored the features of this architecture. Thus, the objective of this paper is to define a code optimization step in IPNoSys compiler, considering characteristics unexploited as parallelism and improving your generated code. The optimization module offers three levels of optimization. In order to evaluate the created module, made a comparison of the execution time and the size of codes generated in the three levels of optimization. It was obtained that an optimization level showed better run time, but generated applications with a larger size, while another level showed a smaller size. Furthermore, there was an improvement in the generated code2017-04-07As arquiteturas paralelas necessitam de código otimizado que explore seus novos recursos. Algumas arquiteturas seguem o paradigma da máquina de Von Neumann, enquanto que outras divergem desse modelo, um exemplo é o processador IPNoSys. Esse processador foi baseado em redes-em-chip e apresenta um modelo de computação dirigido a pacotes o que reflete no seu modelo de programação. Inicialmente, essa arquitetura possuía um montador e um simulador e necessitava de um compilador. Em trabalhos posteriores compiladores para a IPNoSys foram desenvolvidos, mas nenhum explorou completamente as características dessa arquitetura. Com isso, o objetivo deste trabalho é definir uma etapa de otimização de código no compilador IPNoSys, considerando características não exploradas como o paralelismo e melhorando seu código gerado. O módulo de otimização oferece três níveis de otimização. A fim de avaliar o módulo criado, efetuou-se uma comparação do tempo de execução e do tamanho dos códigos gerados nos três níveis de otimização. Foi obtido que um nível de otimização apresentou melhor tempo de execução, porém gerou aplicações com um maior tamanho, enquanto que outro nível apresentou um menor tamanho. Além disso, houve uma melhoria nos códigos geradosCoordenação de Aperfeiçoamento de Pessoal de Nível SuperiorUniversidade Federal Rural do Semi-ÁridoBrasilUFERSAPrograma de Pós-Graduação em Ciência da ComputaçãoAraújo, Sílvio Roberto Fernandes de01048308405http://lattes.cnpq.br/511191688737877708288442404http://lattes.cnpq.br/5911119022431999Moura, Raimundo Santos42898439304http://lattes.cnpq.br/7902070751612416Queiroz, Paulo Gabriel Gadelha96716827315http://lattes.cnpq.br/1318090923173762Castro, Angélica Félix de02191548482http://lattes.cnpq.br/3724857575582110Couto, Juliene Vieira do2017-04-13T15:06:08Z2016-09-09info:eu-repo/semantics/masterThesisinfo:eu-repo/semantics/publishedVersionapplication/pdfapplication/pdfCOUTO, Juliene Vieira do. Geração de código otimizado visando a exploração de paralelismo na arquitetura IPNoSys. 2016. 112 f. Dissertação (Mestrado) - Curso de Pós-graduação em Ciência da Computação, Universidade Federal Rural do Semi-Árido, Mossoró, 2016.https://doi.org/10.21708/bdtd.ppgcc.dissertacao.652https://repositorio.ufersa.edu.br/handle/tede/652ark:/74562/0013000004vx5porinfo:eu-repo/semantics/openAccessCC-BY-SAreponame:Repositório Digital da Universidade Federal Rural do Semi-Árido (RDU)instname:Universidade Federal Rural do Semi-Árido (UFERSA)instacron:UFERSA2025-02-08T05:10:14Zoai:repositorio.ufersa.edu.br:tede/652Repositório Institucionalhttps://repositorio.ufersa.edu.br/PUBhttps://repositorio.ufersa.edu.br/server/oai/requestrepositorio@ufersa.edu.br || admrepositorio@ufersa.edu.bropendoar:2025-02-08T05:10:14Repositório Digital da Universidade Federal Rural do Semi-Árido (RDU) - Universidade Federal Rural do Semi-Árido (UFERSA)false
dc.title.none.fl_str_mv Geração de código otimizado visando a exploração de paralelismo na arquitetura IPNoSys
title Geração de código otimizado visando a exploração de paralelismo na arquitetura IPNoSys
spellingShingle Geração de código otimizado visando a exploração de paralelismo na arquitetura IPNoSys
Couto, Juliene Vieira do
Arquiteturas paralelas
Compilador
IPNoSys
Otimização
Nível de otimização
Parallel archtectures
Compiler
IPNoSys
Optimization
Levels of Optimization
CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
title_short Geração de código otimizado visando a exploração de paralelismo na arquitetura IPNoSys
title_full Geração de código otimizado visando a exploração de paralelismo na arquitetura IPNoSys
title_fullStr Geração de código otimizado visando a exploração de paralelismo na arquitetura IPNoSys
title_full_unstemmed Geração de código otimizado visando a exploração de paralelismo na arquitetura IPNoSys
title_sort Geração de código otimizado visando a exploração de paralelismo na arquitetura IPNoSys
author Couto, Juliene Vieira do
author_facet Couto, Juliene Vieira do
author_role author
dc.contributor.none.fl_str_mv Araújo, Sílvio Roberto Fernandes de
01048308405
http://lattes.cnpq.br/5111916887378777
08288442404
http://lattes.cnpq.br/5911119022431999
Moura, Raimundo Santos
42898439304
http://lattes.cnpq.br/7902070751612416
Queiroz, Paulo Gabriel Gadelha
96716827315
http://lattes.cnpq.br/1318090923173762
Castro, Angélica Félix de
02191548482
http://lattes.cnpq.br/3724857575582110
dc.contributor.author.fl_str_mv Couto, Juliene Vieira do
dc.subject.por.fl_str_mv Arquiteturas paralelas
Compilador
IPNoSys
Otimização
Nível de otimização
Parallel archtectures
Compiler
IPNoSys
Optimization
Levels of Optimization
CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
topic Arquiteturas paralelas
Compilador
IPNoSys
Otimização
Nível de otimização
Parallel archtectures
Compiler
IPNoSys
Optimization
Levels of Optimization
CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
description Parallel architectures require optimized code that exploits its new features. Some architectures follow the paradigm of Von Neumann machine, while others differ from this model, such as IPNoSys processor. This processor is based on network-on-chip and features a package-driven computer model driven which reflects in its programming model. Initially, this architecture had an assembler and a simulator and needed a compiler. In later papers compilers for IPNoSys have been developed, but none fully explored the features of this architecture. Thus, the objective of this paper is to define a code optimization step in IPNoSys compiler, considering characteristics unexploited as parallelism and improving your generated code. The optimization module offers three levels of optimization. In order to evaluate the created module, made a comparison of the execution time and the size of codes generated in the three levels of optimization. It was obtained that an optimization level showed better run time, but generated applications with a larger size, while another level showed a smaller size. Furthermore, there was an improvement in the generated code
publishDate 2016
dc.date.none.fl_str_mv 2016-09-09
2017-04-13T15:06:08Z
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv COUTO, Juliene Vieira do. Geração de código otimizado visando a exploração de paralelismo na arquitetura IPNoSys. 2016. 112 f. Dissertação (Mestrado) - Curso de Pós-graduação em Ciência da Computação, Universidade Federal Rural do Semi-Árido, Mossoró, 2016.
https://doi.org/10.21708/bdtd.ppgcc.dissertacao.652
https://repositorio.ufersa.edu.br/handle/tede/652
dc.identifier.dark.fl_str_mv ark:/74562/0013000004vx5
identifier_str_mv COUTO, Juliene Vieira do. Geração de código otimizado visando a exploração de paralelismo na arquitetura IPNoSys. 2016. 112 f. Dissertação (Mestrado) - Curso de Pós-graduação em Ciência da Computação, Universidade Federal Rural do Semi-Árido, Mossoró, 2016.
ark:/74562/0013000004vx5
url https://doi.org/10.21708/bdtd.ppgcc.dissertacao.652
https://repositorio.ufersa.edu.br/handle/tede/652
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
CC-BY-SA
eu_rights_str_mv openAccess
rights_invalid_str_mv CC-BY-SA
dc.format.none.fl_str_mv application/pdf
application/pdf
dc.publisher.none.fl_str_mv Universidade Federal Rural do Semi-Árido
Brasil
UFERSA
Programa de Pós-Graduação em Ciência da Computação
publisher.none.fl_str_mv Universidade Federal Rural do Semi-Árido
Brasil
UFERSA
Programa de Pós-Graduação em Ciência da Computação
dc.source.none.fl_str_mv reponame:Repositório Digital da Universidade Federal Rural do Semi-Árido (RDU)
instname:Universidade Federal Rural do Semi-Árido (UFERSA)
instacron:UFERSA
instname_str Universidade Federal Rural do Semi-Árido (UFERSA)
instacron_str UFERSA
institution UFERSA
reponame_str Repositório Digital da Universidade Federal Rural do Semi-Árido (RDU)
collection Repositório Digital da Universidade Federal Rural do Semi-Árido (RDU)
repository.name.fl_str_mv Repositório Digital da Universidade Federal Rural do Semi-Árido (RDU) - Universidade Federal Rural do Semi-Árido (UFERSA)
repository.mail.fl_str_mv repositorio@ufersa.edu.br || admrepositorio@ufersa.edu.br
_version_ 1846631471524085760

Registros relacionados