Projeto de um conversor analógico/digital por aproximações sucessivas de 12 bits

Detalhes bibliográficos
Ano de defesa: 2011
Autor(a) principal: Rodrigo Durães de Vasconcellos
Orientador(a): Diogenes Cecilio da Silva Junior
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Universidade Federal de Minas Gerais
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Aproximações Sucessivas
SystemCAMS
Stateflow
Conversor Analógico/Digital
Simscape
Circuito Integrado
SystemC
Link de acesso: http://hdl.handle.net/1843/BUOS-8UJJ7V
Resumo: Este trabalho apresenta o projeto de um conversor analógico/digital por aproximações sucessivas (SAR ADC) de 12 bits. As etapas de desenvolvimento do circuito de sinais mistos seguem uma metodologia específica que começa com a criação de modelos em alto nível deabstração e finaliza com a implementação de um circuito integrado (CI). As etapas são realizadas com o auxílio de ferramentas como o Stateflow, Simscape, SystemC/SystemCAMS e Cadence Design Framework II. O desenvolvimento do conversor surge da crescentedemanda por subsistemas de sinais mistos integrados em um SoC (System on Chip).
id UFMG_920c3344ba246308a16f6200e1caf7bc
oai_identifier_str oai:repositorio.ufmg.br:1843/BUOS-8UJJ7V
network_acronym_str UFMG
network_name_str Repositório Institucional da UFMG
repository_id_str
spelling Diogenes Cecilio da Silva JuniorRodrigo Durães de Vasconcellos2019-08-13T13:46:57Z2019-08-13T13:46:57Z2011-12-07http://hdl.handle.net/1843/BUOS-8UJJ7VEste trabalho apresenta o projeto de um conversor analógico/digital por aproximações sucessivas (SAR ADC) de 12 bits. As etapas de desenvolvimento do circuito de sinais mistos seguem uma metodologia específica que começa com a criação de modelos em alto nível deabstração e finaliza com a implementação de um circuito integrado (CI). As etapas são realizadas com o auxílio de ferramentas como o Stateflow, Simscape, SystemC/SystemCAMS e Cadence Design Framework II. O desenvolvimento do conversor surge da crescentedemanda por subsistemas de sinais mistos integrados em um SoC (System on Chip).This work presents the project of a 12-bit successive approximation analog-to-digital converter (SAR ADC). The mixed-signal development stages use a specific methodology that starts with the design of high abstraction level models and ends with the design of an integrated circuit (IC). The stages are fulfilled with the help of tools such as Stateflow,Simscape, SystemC/SystemC-AMS and Cadence Design Framework II. The converter development comes from the increasing demand for mixed-signal subsystems integrated into a SoC (System on Chip).Universidade Federal de Minas GeraisUFMGEngenharia elétricaAproximações SucessivasSystemCAMSStateflowConversor Analógico/DigitalSimscapeCircuito IntegradoSystemCProjeto de um conversor analógico/digital por aproximações sucessivas de 12 bitsinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisinfo:eu-repo/semantics/openAccessporreponame:Repositório Institucional da UFMGinstname:Universidade Federal de Minas Gerais (UFMG)instacron:UFMGORIGINALdisserta__o_rodrigo_dur_es.pdfapplication/pdf4695212https://repositorio.ufmg.br/bitstream/1843/BUOS-8UJJ7V/1/disserta__o_rodrigo_dur_es.pdfa94b21e62448b9682470acb43f0a2cddMD51TEXTdisserta__o_rodrigo_dur_es.pdf.txtdisserta__o_rodrigo_dur_es.pdf.txtExtracted texttext/plain165272https://repositorio.ufmg.br/bitstream/1843/BUOS-8UJJ7V/2/disserta__o_rodrigo_dur_es.pdf.txt1dca746b192ac3bb333e298b24f0a860MD521843/BUOS-8UJJ7V2019-11-14 23:19:10.149oai:repositorio.ufmg.br:1843/BUOS-8UJJ7VRepositório de PublicaçõesPUBhttps://repositorio.ufmg.br/oaiopendoar:2019-11-15T02:19:10Repositório Institucional da UFMG - Universidade Federal de Minas Gerais (UFMG)false
dc.title.pt_BR.fl_str_mv Projeto de um conversor analógico/digital por aproximações sucessivas de 12 bits
title Projeto de um conversor analógico/digital por aproximações sucessivas de 12 bits
spellingShingle Projeto de um conversor analógico/digital por aproximações sucessivas de 12 bits
Rodrigo Durães de Vasconcellos
Aproximações Sucessivas
SystemCAMS
Stateflow
Conversor Analógico/Digital
Simscape
Circuito Integrado
SystemC
Engenharia elétrica
title_short Projeto de um conversor analógico/digital por aproximações sucessivas de 12 bits
title_full Projeto de um conversor analógico/digital por aproximações sucessivas de 12 bits
title_fullStr Projeto de um conversor analógico/digital por aproximações sucessivas de 12 bits
title_full_unstemmed Projeto de um conversor analógico/digital por aproximações sucessivas de 12 bits
title_sort Projeto de um conversor analógico/digital por aproximações sucessivas de 12 bits
author Rodrigo Durães de Vasconcellos
author_facet Rodrigo Durães de Vasconcellos
author_role author
dc.contributor.advisor1.fl_str_mv Diogenes Cecilio da Silva Junior
dc.contributor.author.fl_str_mv Rodrigo Durães de Vasconcellos
contributor_str_mv Diogenes Cecilio da Silva Junior
dc.subject.por.fl_str_mv Aproximações Sucessivas
SystemCAMS
Stateflow
Conversor Analógico/Digital
Simscape
Circuito Integrado
SystemC
topic Aproximações Sucessivas
SystemCAMS
Stateflow
Conversor Analógico/Digital
Simscape
Circuito Integrado
SystemC
Engenharia elétrica
dc.subject.other.pt_BR.fl_str_mv Engenharia elétrica
description Este trabalho apresenta o projeto de um conversor analógico/digital por aproximações sucessivas (SAR ADC) de 12 bits. As etapas de desenvolvimento do circuito de sinais mistos seguem uma metodologia específica que começa com a criação de modelos em alto nível deabstração e finaliza com a implementação de um circuito integrado (CI). As etapas são realizadas com o auxílio de ferramentas como o Stateflow, Simscape, SystemC/SystemCAMS e Cadence Design Framework II. O desenvolvimento do conversor surge da crescentedemanda por subsistemas de sinais mistos integrados em um SoC (System on Chip).
publishDate 2011
dc.date.issued.fl_str_mv 2011-12-07
dc.date.accessioned.fl_str_mv 2019-08-13T13:46:57Z
dc.date.available.fl_str_mv 2019-08-13T13:46:57Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/1843/BUOS-8UJJ7V
url http://hdl.handle.net/1843/BUOS-8UJJ7V
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Federal de Minas Gerais
dc.publisher.initials.fl_str_mv UFMG
publisher.none.fl_str_mv Universidade Federal de Minas Gerais
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFMG
instname:Universidade Federal de Minas Gerais (UFMG)
instacron:UFMG
instname_str Universidade Federal de Minas Gerais (UFMG)
instacron_str UFMG
institution UFMG
reponame_str Repositório Institucional da UFMG
collection Repositório Institucional da UFMG
bitstream.url.fl_str_mv https://repositorio.ufmg.br/bitstream/1843/BUOS-8UJJ7V/1/disserta__o_rodrigo_dur_es.pdf
https://repositorio.ufmg.br/bitstream/1843/BUOS-8UJJ7V/2/disserta__o_rodrigo_dur_es.pdf.txt
bitstream.checksum.fl_str_mv a94b21e62448b9682470acb43f0a2cdd
1dca746b192ac3bb333e298b24f0a860
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFMG - Universidade Federal de Minas Gerais (UFMG)
repository.mail.fl_str_mv
_version_ 1803589752409030656

Registros relacionados