Geração de especificações executáveis para o projeto de módulos para sistemas em "Chips"

Detalhes bibliográficos
Ano de defesa: 2006
Autor(a) principal: Rafael Nunes Linhares Papa
Orientador(a): Diogenes Cecilio da Silva Junior
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Universidade Federal de Minas Gerais
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Projeto de sistemas embutidos
system-on-a-chip (SoC)
modelo de referência
systemC
descrição UML
Link de acesso: http://hdl.handle.net/1843/BUDB-8D2NB7
Resumo: A crescente demanda por componentes eletrônicos esta fazendo com que o mercado destinado a circuitos integrados cresça a uma velocidade alarmante. Chegou-se a tal ponto que, em no máximo dois ou quatro anos, será possível encontrar circuitos compostos por atéum bilhão de transistores. Essa capacidade de integração é a responsável pelo surgimento de um novo conceito, o de Sistema on chip (SoC ), no qual um sistema computacional completo é abrigado dentro de um ´unico circuito integrado. A alta complexidade no processo de integração e interconexão dos módulos que compõem um SoC, chamados de propriedade intelectual (IP - Intellectual Property), faz com que os fabricantes desses componentes invistam cada vez mais nos setores destinados à produção e ao desenvolvimento de novas tecnologias de projeto. O tempo desperdiçado durante o processo de desenvolvimento do projeto de SoC também é um dos fatores que contribuem para que novas metodologias de desenvolvimento de projeto sejam continuamente propostas. Este trabalho apresenta a proposta de uma nova metodologia de desenvolvimento de SoCs que possibilitar à uma diminuição no tempo de desenvolvimento e teste do projetopor meio da geração de uma especificação executável que será utilizada como modelo de referência. A metodologia utiliza-se de diagramas da linguagem UML para a modelagem e descrição do sistema. Para descrição dos módulos em seus diversos níveis de abstração, a metodologia faz uso do ambiente de desenvolvimento da linguagem de descrição de hardware SystemC.
id UFMG_bfd478d983f1e4706580a1a32adc649c
oai_identifier_str oai:repositorio.ufmg.br:1843/BUDB-8D2NB7
network_acronym_str UFMG
network_name_str Repositório Institucional da UFMG
repository_id_str
spelling Diogenes Cecilio da Silva JuniorRafael Nunes Linhares Papa2019-08-11T16:19:34Z2019-08-11T16:19:34Z2006-10-30http://hdl.handle.net/1843/BUDB-8D2NB7A crescente demanda por componentes eletrônicos esta fazendo com que o mercado destinado a circuitos integrados cresça a uma velocidade alarmante. Chegou-se a tal ponto que, em no máximo dois ou quatro anos, será possível encontrar circuitos compostos por atéum bilhão de transistores. Essa capacidade de integração é a responsável pelo surgimento de um novo conceito, o de Sistema on chip (SoC ), no qual um sistema computacional completo é abrigado dentro de um ´unico circuito integrado. A alta complexidade no processo de integração e interconexão dos módulos que compõem um SoC, chamados de propriedade intelectual (IP - Intellectual Property), faz com que os fabricantes desses componentes invistam cada vez mais nos setores destinados à produção e ao desenvolvimento de novas tecnologias de projeto. O tempo desperdiçado durante o processo de desenvolvimento do projeto de SoC também é um dos fatores que contribuem para que novas metodologias de desenvolvimento de projeto sejam continuamente propostas. Este trabalho apresenta a proposta de uma nova metodologia de desenvolvimento de SoCs que possibilitar à uma diminuição no tempo de desenvolvimento e teste do projetopor meio da geração de uma especificação executável que será utilizada como modelo de referência. A metodologia utiliza-se de diagramas da linguagem UML para a modelagem e descrição do sistema. Para descrição dos módulos em seus diversos níveis de abstração, a metodologia faz uso do ambiente de desenvolvimento da linguagem de descrição de hardware SystemC.The increasing demand for electronic components is driving the integrated circuit market to an unexpected growth. In the about two to four years it will be possible to find circuits composed of a billion transistors. This capacity of integration is the responsible for the emergence of a new concept, System-on-a-chip (SoC), in which a complete computational system is embedded into an single integrated circuit. The high complexity of the process of integration and the interconnection of the modules,named Intellectual Property (IP), that composes a SoC, are demanding that the designers of these modules to invest more and more time in the search of new design methodologies. The time spent in the development process of SoC design is also one of the main factors that contribute to the need of new design methodologies. This work presents the proposal of a new SoC design methodology that will make possible a onsiderable reduction in the time of development and test of the SoC design process through the generation of an executable specification that will be used as a reference model. The methodology utilizes UML diagrams for the system description. For the description of the modules in their levels of abstraction, the methodology makes use of the hardware description language SystemC environment.Universidade Federal de Minas GeraisUFMGEngenharia elétricaProjeto de sistemas embutidossystem-on-a-chip (SoC)modelo de referênciasystemCdescrição UMLGeração de especificações executáveis para o projeto de módulos para sistemas em "Chips"info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisinfo:eu-repo/semantics/openAccessporreponame:Repositório Institucional da UFMGinstname:Universidade Federal de Minas Gerais (UFMG)instacron:UFMGORIGINALrafael_nunes_linhares_papa.pdfapplication/pdf1152106https://repositorio.ufmg.br/bitstream/1843/BUDB-8D2NB7/1/rafael_nunes_linhares_papa.pdf4a08e8c64dd78cf834fc9d8dc69c5056MD51TEXTrafael_nunes_linhares_papa.pdf.txtrafael_nunes_linhares_papa.pdf.txtExtracted texttext/plain140945https://repositorio.ufmg.br/bitstream/1843/BUDB-8D2NB7/2/rafael_nunes_linhares_papa.pdf.txt5e09dc1ea93620c6c5b0fd6e966e9512MD521843/BUDB-8D2NB72019-11-14 07:27:12.186oai:repositorio.ufmg.br:1843/BUDB-8D2NB7Repositório de PublicaçõesPUBhttps://repositorio.ufmg.br/oaiopendoar:2019-11-14T10:27:12Repositório Institucional da UFMG - Universidade Federal de Minas Gerais (UFMG)false
dc.title.pt_BR.fl_str_mv Geração de especificações executáveis para o projeto de módulos para sistemas em "Chips"
title Geração de especificações executáveis para o projeto de módulos para sistemas em "Chips"
spellingShingle Geração de especificações executáveis para o projeto de módulos para sistemas em "Chips"
Rafael Nunes Linhares Papa
Projeto de sistemas embutidos
system-on-a-chip (SoC)
modelo de referência
systemC
descrição UML
Engenharia elétrica
title_short Geração de especificações executáveis para o projeto de módulos para sistemas em "Chips"
title_full Geração de especificações executáveis para o projeto de módulos para sistemas em "Chips"
title_fullStr Geração de especificações executáveis para o projeto de módulos para sistemas em "Chips"
title_full_unstemmed Geração de especificações executáveis para o projeto de módulos para sistemas em "Chips"
title_sort Geração de especificações executáveis para o projeto de módulos para sistemas em "Chips"
author Rafael Nunes Linhares Papa
author_facet Rafael Nunes Linhares Papa
author_role author
dc.contributor.advisor1.fl_str_mv Diogenes Cecilio da Silva Junior
dc.contributor.author.fl_str_mv Rafael Nunes Linhares Papa
contributor_str_mv Diogenes Cecilio da Silva Junior
dc.subject.por.fl_str_mv Projeto de sistemas embutidos
system-on-a-chip (SoC)
modelo de referência
systemC
descrição UML
topic Projeto de sistemas embutidos
system-on-a-chip (SoC)
modelo de referência
systemC
descrição UML
Engenharia elétrica
dc.subject.other.pt_BR.fl_str_mv Engenharia elétrica
description A crescente demanda por componentes eletrônicos esta fazendo com que o mercado destinado a circuitos integrados cresça a uma velocidade alarmante. Chegou-se a tal ponto que, em no máximo dois ou quatro anos, será possível encontrar circuitos compostos por atéum bilhão de transistores. Essa capacidade de integração é a responsável pelo surgimento de um novo conceito, o de Sistema on chip (SoC ), no qual um sistema computacional completo é abrigado dentro de um ´unico circuito integrado. A alta complexidade no processo de integração e interconexão dos módulos que compõem um SoC, chamados de propriedade intelectual (IP - Intellectual Property), faz com que os fabricantes desses componentes invistam cada vez mais nos setores destinados à produção e ao desenvolvimento de novas tecnologias de projeto. O tempo desperdiçado durante o processo de desenvolvimento do projeto de SoC também é um dos fatores que contribuem para que novas metodologias de desenvolvimento de projeto sejam continuamente propostas. Este trabalho apresenta a proposta de uma nova metodologia de desenvolvimento de SoCs que possibilitar à uma diminuição no tempo de desenvolvimento e teste do projetopor meio da geração de uma especificação executável que será utilizada como modelo de referência. A metodologia utiliza-se de diagramas da linguagem UML para a modelagem e descrição do sistema. Para descrição dos módulos em seus diversos níveis de abstração, a metodologia faz uso do ambiente de desenvolvimento da linguagem de descrição de hardware SystemC.
publishDate 2006
dc.date.issued.fl_str_mv 2006-10-30
dc.date.accessioned.fl_str_mv 2019-08-11T16:19:34Z
dc.date.available.fl_str_mv 2019-08-11T16:19:34Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/1843/BUDB-8D2NB7
url http://hdl.handle.net/1843/BUDB-8D2NB7
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Federal de Minas Gerais
dc.publisher.initials.fl_str_mv UFMG
publisher.none.fl_str_mv Universidade Federal de Minas Gerais
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFMG
instname:Universidade Federal de Minas Gerais (UFMG)
instacron:UFMG
instname_str Universidade Federal de Minas Gerais (UFMG)
instacron_str UFMG
institution UFMG
reponame_str Repositório Institucional da UFMG
collection Repositório Institucional da UFMG
bitstream.url.fl_str_mv https://repositorio.ufmg.br/bitstream/1843/BUDB-8D2NB7/1/rafael_nunes_linhares_papa.pdf
https://repositorio.ufmg.br/bitstream/1843/BUDB-8D2NB7/2/rafael_nunes_linhares_papa.pdf.txt
bitstream.checksum.fl_str_mv 4a08e8c64dd78cf834fc9d8dc69c5056
5e09dc1ea93620c6c5b0fd6e966e9512
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFMG - Universidade Federal de Minas Gerais (UFMG)
repository.mail.fl_str_mv
_version_ 1801677150497013760

Registros relacionados