Arquitetura em pipeline para o alogaritmo de Canny em uma plataforma VHDL/FPGA

Detalhes bibliográficos
Ano de defesa: 2014
Autor(a) principal: Vidal, Leonardo de Amaral
Orientador(a): Todt, Eduardo, 1963-
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Não Informado pela instituição
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Ciência da computação
Processamento de imagens
Circuitos integrados
Programação paralela (Computação)
Link de acesso: https://hdl.handle.net/1884/36966
Resumo: Orientador: Prof. Dr. Eduardo Todt
id UFPR_393e0422e27209c7dff96fbab1bd01cf
oai_identifier_str oai:acervodigital.ufpr.br:1884/36966
network_acronym_str UFPR
network_name_str Repositório Institucional da UFPR
repository_id_str
spelling Universidade Federal do Paraná. Setor de Ciências Exatas. Programa de Pós-Graduação em InformáticaTodt, Eduardo, 1963-Vidal, Leonardo de Amaral2024-10-29T18:35:36Z2024-10-29T18:35:36Z2014https://hdl.handle.net/1884/36966Orientador: Prof. Dr. Eduardo TodtDissertação (mestrado) - Universidade Federal do Paraná, Setor de Ciências Exatas, Programa de Pós-Graduação em Informática. Defesa: Curitiba, 16/09/2014Inclui referênciasResumo:  Os algoritmos de detecção de bordas necessitam de um poder muito alto de processamento, devido à quantidade de convoluções, problema agravado no caso de aplicações que exigem processamento de video em tempo real, como em robótica móvel. Uma maneira de melhorar o desempenho é implementar o algoritmo diretamente em hardware. Esta dissertação descreve um projeto de uma implementação do algoritmo de detecção de bordas Canny, realizada com a linguagem de descrição VHDL e com a linguagem de programação C++, em uma plataforma híbrida. A suavização, o cálculodo gradiente, a supressão de não máximos e o threshold duplo estão implementados em um computador de mesa do tipo PC (Personal Computer ) e a segunda etapa da histerese está implementada em um FPGA (Field Programmable Gate Array), modelo Virtex 6, da Xilinx. A arquitetura da parte implementada no FPGA é em pipeline e paralela.Abstract:  The edge detection algorithms require a very high power processing due the number of convolutions, an issue in real-time video applications like mobile robotics. One way to improve performance is to implement the algorithm directly in hardware. This paper describes and demonstrates the results of an implementation of the edge detection Canny algorithm performed with VHDL and the C++ programming language in a hybrid platform i.e.; Noise reduction, gradient intensity finding, non-maxima supression and double thre sholding are implemented on a Desktop Personal Computer and the second part of hysteresis is implemented in a Xilinx Virtex 6 FPGA (Field Programmable GateArray). The architecture designed on FPGA is a pipeline and parallel type.147f. : il., tabs.application/pdfDisponível em formato digitalCiência da computaçãoProcessamento de imagensCircuitos integradosProgramação paralela (Computação)Arquitetura em pipeline para o alogaritmo de Canny em uma plataforma VHDL/FPGAinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisporreponame:Repositório Institucional da UFPRinstname:Universidade Federal do Paraná (UFPR)instacron:UFPRinfo:eu-repo/semantics/openAccessTHUMBNAILR - D - LEONARDO DE AMARAL VIDAL.pdf.jpgGenerated Thumbnailimage/jpeg1231https://acervodigital.ufpr.br/bitstream/1884/36966/1/R%20-%20D%20%20-%20LEONARDO%20DE%20AMARAL%20VIDAL.pdf.jpgccfb40dff562322f33e8bbffb4f899c3MD51open accessTEXTR - D - LEONARDO DE AMARAL VIDAL.pdf.txtExtracted Texttext/plain229240https://acervodigital.ufpr.br/bitstream/1884/36966/2/R%20-%20D%20%20-%20LEONARDO%20DE%20AMARAL%20VIDAL.pdf.txtc4ec60a847c5a0e831a3656f97011de0MD52open accessORIGINALR - D - LEONARDO DE AMARAL VIDAL.pdfapplication/pdf1513307https://acervodigital.ufpr.br/bitstream/1884/36966/3/R%20-%20D%20%20-%20LEONARDO%20DE%20AMARAL%20VIDAL.pdfb563a402ca03b499a7dc4b22a35e71f5MD53open access1884/369662024-10-29 15:35:36.356open accessoai:acervodigital.ufpr.br:1884/36966Repositório InstitucionalPUBhttp://acervodigital.ufpr.br/oai/requestinformacaodigital@ufpr.bropendoar:3082024-10-29T18:35:36Repositório Institucional da UFPR - Universidade Federal do Paraná (UFPR)false
dc.title.pt_BR.fl_str_mv Arquitetura em pipeline para o alogaritmo de Canny em uma plataforma VHDL/FPGA
title Arquitetura em pipeline para o alogaritmo de Canny em uma plataforma VHDL/FPGA
spellingShingle Arquitetura em pipeline para o alogaritmo de Canny em uma plataforma VHDL/FPGA
Vidal, Leonardo de Amaral
Ciência da computação
Processamento de imagens
Circuitos integrados
Programação paralela (Computação)
title_short Arquitetura em pipeline para o alogaritmo de Canny em uma plataforma VHDL/FPGA
title_full Arquitetura em pipeline para o alogaritmo de Canny em uma plataforma VHDL/FPGA
title_fullStr Arquitetura em pipeline para o alogaritmo de Canny em uma plataforma VHDL/FPGA
title_full_unstemmed Arquitetura em pipeline para o alogaritmo de Canny em uma plataforma VHDL/FPGA
title_sort Arquitetura em pipeline para o alogaritmo de Canny em uma plataforma VHDL/FPGA
author Vidal, Leonardo de Amaral
author_facet Vidal, Leonardo de Amaral
author_role author
dc.contributor.other.pt_BR.fl_str_mv Universidade Federal do Paraná. Setor de Ciências Exatas. Programa de Pós-Graduação em Informática
dc.contributor.advisor1.fl_str_mv Todt, Eduardo, 1963-
dc.contributor.author.fl_str_mv Vidal, Leonardo de Amaral
contributor_str_mv Todt, Eduardo, 1963-
dc.subject.por.fl_str_mv Ciência da computação
Processamento de imagens
Circuitos integrados
Programação paralela (Computação)
topic Ciência da computação
Processamento de imagens
Circuitos integrados
Programação paralela (Computação)
description Orientador: Prof. Dr. Eduardo Todt
publishDate 2014
dc.date.issued.fl_str_mv 2014
dc.date.accessioned.fl_str_mv 2024-10-29T18:35:36Z
dc.date.available.fl_str_mv 2024-10-29T18:35:36Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://hdl.handle.net/1884/36966
url https://hdl.handle.net/1884/36966
dc.language.iso.fl_str_mv por
language por
dc.relation.pt_BR.fl_str_mv Disponível em formato digital
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv 147f. : il., tabs.
application/pdf
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFPR
instname:Universidade Federal do Paraná (UFPR)
instacron:UFPR
instname_str Universidade Federal do Paraná (UFPR)
instacron_str UFPR
institution UFPR
reponame_str Repositório Institucional da UFPR
collection Repositório Institucional da UFPR
bitstream.url.fl_str_mv https://acervodigital.ufpr.br/bitstream/1884/36966/1/R%20-%20D%20%20-%20LEONARDO%20DE%20AMARAL%20VIDAL.pdf.jpg
https://acervodigital.ufpr.br/bitstream/1884/36966/2/R%20-%20D%20%20-%20LEONARDO%20DE%20AMARAL%20VIDAL.pdf.txt
https://acervodigital.ufpr.br/bitstream/1884/36966/3/R%20-%20D%20%20-%20LEONARDO%20DE%20AMARAL%20VIDAL.pdf
bitstream.checksum.fl_str_mv ccfb40dff562322f33e8bbffb4f899c3
c4ec60a847c5a0e831a3656f97011de0
b563a402ca03b499a7dc4b22a35e71f5
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFPR - Universidade Federal do Paraná (UFPR)
repository.mail.fl_str_mv informacaodigital@ufpr.br
_version_ 1847526237521575936

Registros relacionados