Análise comparativa de uso dos conjuntos de instruções dos microprocessadores de 32 bits MIPS, PowerPC e SPARC

Detalhes bibliográficos
Ano de defesa: 2008
Autor(a) principal: Lamboia, Fabiany
Orientador(a): Hexsel, Roberto, 1960-
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Não Informado pela instituição
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Arquitetura de computador
Dispositivos de treinamento simulado
Compiladores (Programas de computador)
Ciência da Computação
Link de acesso: https://hdl.handle.net/1884/17292
Resumo: Inclui apêndices
id UFPR_53f22415c42faee51d440cf9f2bd632a
oai_identifier_str oai:acervodigital.ufpr.br:1884/17292
network_acronym_str UFPR
network_name_str Repositório Institucional da UFPR
repository_id_str
spelling Universidade Federal do Paraná. Setor de Ciências Exatas. Programa de Pós-Graduação em InformáticaHexsel, Roberto, 1960-Lamboia, Fabiany2024-10-23T17:24:54Z2024-10-23T17:24:54Z2008https://hdl.handle.net/1884/17292Inclui apêndicesOrientador : Roberto A. HexselDissertação (mestrado) - Universidade Federal do Paraná, Setor de Ciências Exatas, Programa de Pós-Graduação em Informática. Defesa: Curitiba, 22/08/2008Inclui bibliografiaResumo: Os sistemas embarcados estão em constante evolução e há uma grande pressão de mercado para disponibilizar novos produtos com uma quantidade maior de funcionalidades em um curto espaço de tempo. Desse modo, é necessário que os projetistas utilizem ferramentas que auxiliem no desenvolvimento de uma nova arquitetura, em otimizações de interfaces entre os componentes ou na escolha de um processador mais adequado para uma determinada aplicação embarcada. Dentre as ferramentas disponíveis, salientam-se os simuladores que executam as aplicações e produzem medidas relevantes de desempenho. Este trabalho apresenta uma comparação, no nível do conjunto de instruções, dos microprocessadores de 32 bits MIPS, PowerPC e SPARC. Sete programas da suíte Comm-Bench [40], sete da suíte MediaBench [6] e treze da suíte MiBench [21], foram compilados com a versão 3.3.1 do GCC e simulados com modelos funcionais escritos em ArchC. Considerando os totais para os 27 programas, os números de instruções executadas são 89, 23,103, 92, e 99, 75·109 para MIPS, PowerPC e SPARC, respectivamente. Os resultados mostram que o PowerPC executa o maior número de instruções, o SPARC obteve um melhordesempenho em relação aos acessos à memória e o MIPS obteve um melhor resultado no total de instruções executadas.Também foram avaliados os efeitos dos três níveis de otimização no código gerado e a distribuição no tempo de referências à memória. Cerca de 80% dos loads e 60% dosstores encontram-se separados por menos de 5 instruções. Para MIPS e PowerPC, cerca de 80% dos desvios condicionais estão afastados de até 6 instruções, enquanto que para SPARC 90% dos desvios são separados de até 3 instruções. Os resultados destas simulações são úteis para a otimização do gerador de código no compilador, para o projeto da interface entre processador e memória, da hierarquia de caches, bem como para subsidiar a escolha do processador para aplicações embarcadas.vi, 76f. : grafs., tabs ; 30 cm.application/pdfDisponível em formato digitalArquitetura de computadorDispositivos de treinamento simuladoCompiladores (Programas de computador)Ciência da ComputaçãoAnálise comparativa de uso dos conjuntos de instruções dos microprocessadores de 32 bits MIPS, PowerPC e SPARCinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisporreponame:Repositório Institucional da UFPRinstname:Universidade Federal do Paraná (UFPR)instacron:UFPRinfo:eu-repo/semantics/openAccessORIGINALdissertacao_Fabiany.pdfapplication/pdf522638https://acervodigital.ufpr.br/bitstream/1884/17292/1/dissertacao_Fabiany.pdfeee1b23d774f945013e256d9956abff6MD51open accessTEXTdissertacao_Fabiany.pdf.txtExtracted Texttext/plain147058https://acervodigital.ufpr.br/bitstream/1884/17292/2/dissertacao_Fabiany.pdf.txt84f043f267e70a51fcf5c896f691145eMD52open accessTHUMBNAILdissertacao_Fabiany.pdf.jpgGenerated Thumbnailimage/jpeg1167https://acervodigital.ufpr.br/bitstream/1884/17292/3/dissertacao_Fabiany.pdf.jpg9f4d01cad9a3152faec54ce67187d997MD53open access1884/172922024-10-23 14:24:54.342open accessoai:acervodigital.ufpr.br:1884/17292Repositório InstitucionalPUBhttp://acervodigital.ufpr.br/oai/requestinformacaodigital@ufpr.bropendoar:3082024-10-23T17:24:54Repositório Institucional da UFPR - Universidade Federal do Paraná (UFPR)false
dc.title.pt_BR.fl_str_mv Análise comparativa de uso dos conjuntos de instruções dos microprocessadores de 32 bits MIPS, PowerPC e SPARC
title Análise comparativa de uso dos conjuntos de instruções dos microprocessadores de 32 bits MIPS, PowerPC e SPARC
spellingShingle Análise comparativa de uso dos conjuntos de instruções dos microprocessadores de 32 bits MIPS, PowerPC e SPARC
Lamboia, Fabiany
Arquitetura de computador
Dispositivos de treinamento simulado
Compiladores (Programas de computador)
Ciência da Computação
title_short Análise comparativa de uso dos conjuntos de instruções dos microprocessadores de 32 bits MIPS, PowerPC e SPARC
title_full Análise comparativa de uso dos conjuntos de instruções dos microprocessadores de 32 bits MIPS, PowerPC e SPARC
title_fullStr Análise comparativa de uso dos conjuntos de instruções dos microprocessadores de 32 bits MIPS, PowerPC e SPARC
title_full_unstemmed Análise comparativa de uso dos conjuntos de instruções dos microprocessadores de 32 bits MIPS, PowerPC e SPARC
title_sort Análise comparativa de uso dos conjuntos de instruções dos microprocessadores de 32 bits MIPS, PowerPC e SPARC
author Lamboia, Fabiany
author_facet Lamboia, Fabiany
author_role author
dc.contributor.other.pt_BR.fl_str_mv Universidade Federal do Paraná. Setor de Ciências Exatas. Programa de Pós-Graduação em Informática
dc.contributor.advisor1.fl_str_mv Hexsel, Roberto, 1960-
dc.contributor.author.fl_str_mv Lamboia, Fabiany
contributor_str_mv Hexsel, Roberto, 1960-
dc.subject.por.fl_str_mv Arquitetura de computador
Dispositivos de treinamento simulado
Compiladores (Programas de computador)
Ciência da Computação
topic Arquitetura de computador
Dispositivos de treinamento simulado
Compiladores (Programas de computador)
Ciência da Computação
description Inclui apêndices
publishDate 2008
dc.date.issued.fl_str_mv 2008
dc.date.accessioned.fl_str_mv 2024-10-23T17:24:54Z
dc.date.available.fl_str_mv 2024-10-23T17:24:54Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://hdl.handle.net/1884/17292
url https://hdl.handle.net/1884/17292
dc.language.iso.fl_str_mv por
language por
dc.relation.pt_BR.fl_str_mv Disponível em formato digital
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv vi, 76f. : grafs., tabs ; 30 cm.
application/pdf
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFPR
instname:Universidade Federal do Paraná (UFPR)
instacron:UFPR
instname_str Universidade Federal do Paraná (UFPR)
instacron_str UFPR
institution UFPR
reponame_str Repositório Institucional da UFPR
collection Repositório Institucional da UFPR
bitstream.url.fl_str_mv https://acervodigital.ufpr.br/bitstream/1884/17292/1/dissertacao_Fabiany.pdf
https://acervodigital.ufpr.br/bitstream/1884/17292/2/dissertacao_Fabiany.pdf.txt
https://acervodigital.ufpr.br/bitstream/1884/17292/3/dissertacao_Fabiany.pdf.jpg
bitstream.checksum.fl_str_mv eee1b23d774f945013e256d9956abff6
84f043f267e70a51fcf5c896f691145e
9f4d01cad9a3152faec54ce67187d997
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFPR - Universidade Federal do Paraná (UFPR)
repository.mail.fl_str_mv informacaodigital@ufpr.br
_version_ 1847526299478786048

Registros relacionados