Projeto e implementação de multiprocessador embarcado em dispositivos lógicos programáveis

Detalhes bibliográficos
Ano de defesa: 2009
Autor(a) principal: Tortato Júnior, Jorge
Orientador(a): Hexsel, Roberto, 1960-
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Não Informado pela instituição
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Arquitetura de computador
Multiprocessadores
Circuitos integrados
Ciência da computação
Link de acesso: https://hdl.handle.net/1884/20663
Resumo: Orientador: Roberto A. Hexsel
id UFPR_c84bc37363a800f9afb727dfd64edd37
oai_identifier_str oai:acervodigital.ufpr.br:1884/20663
network_acronym_str UFPR
network_name_str Repositório Institucional da UFPR
repository_id_str
spelling Universidade Federal do Paraná. Setor de Ciências Exatas. Programa de Pós-Graduação em InformáticaHexsel, Roberto, 1960-Tortato Júnior, Jorge2024-11-04T19:08:26Z2024-11-04T19:08:26Z2009https://hdl.handle.net/1884/20663Orientador: Roberto A. HexselDissertação (mestrado) - Universidade Federal do Paraná, Setor de Ciências Exatas, Programa de Pós-Graduação em Informática. Defesa: Curitiba, 07/08/2009Inclui bibliografiaResumo: A evolução da tecnologia de fabricação de circuitos integrados e das arquiteturas de processadores permitiu o aumento exponencial da capacidade de processamento. Esta tendênciareflete-se também nas aplicações embarcadas que avançaram das arquiteturas de 8 bits,passando por 16 e 32 bits e chegando à tecnologia de múltiplos núcleos.A utilização de processadores embarcados em Field Programmable Gate Arrays (FPGAs)também é uma tendência cada vez mais comum. A maior parte dos processadores usadosatualmente em FPGAs são núcleos simples de 32 bits.Neste trabalho foi investigado e implementado em VHDL um Multiprocessor Systemon-Chip (MPSoC) Minimalista com Caches Coerentes (MMCC) para FPGAs. A implementação é baseada na arquitetura MIPS e utiliza-se de protocolos de coerência de cachesbaseados em espionagem. O texto discute o gerenciamento de memória, semáforos, sequênciade inicialização e desempenho do código implementado em FPGAs.A implementação foi validada através de simulações no software ModelSim e experimentos em hardware utilizando-se um kit de desenvolvimento para FPGAs Xilinx.Abstract: The evolution of manufacturing technology of integrated circuits and processor architecturesallowed exponencial growth of processing capacity. This fact reflects also on embeddedapplications that evolved from 8-bit processors, through 16-bit and 32-bit processors, tomulti-core technology.The use of embedded processors on Field Programmable Gate Arrays (FPGAs) hasbecome a common place. The majority of embedded processors, however, are simple 32-bitcores.This work describes the research and an implementation in VHDL of the MinimalistMultiprocessor System-on-Chip (MPSoC) with Coherent Caches (MMCC) for FPGAs. Thedesign is based on MIPS processors and uses coherence protocols based on bus snooping.The text describes aspects like memory management, semaphores and performance of thecode implemented on FPGAs.The implementation was verified through simulations using ModelSim software and experiments on hardware using a development kit for Xilinx FPG.83f. : il., grafs., tabs.application/pdfDisponível em formato digitalArquitetura de computadorMultiprocessadoresCircuitos integradosCiência da computaçãoProjeto e implementação de multiprocessador embarcado em dispositivos lógicos programáveisinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisporreponame:Repositório Institucional da UFPRinstname:Universidade Federal do Paraná (UFPR)instacron:UFPRinfo:eu-repo/semantics/openAccessORIGINALdissJorgeTortatoJunior_revisada.pdfapplication/pdf1306539https://acervodigital.ufpr.br/bitstream/1884/20663/1/dissJorgeTortatoJunior_revisada.pdf2524ded9d659602ffc85dd31fb57ff85MD51open accessTEXTdissJorgeTortatoJunior_revisada.pdf.txtExtracted Texttext/plain154449https://acervodigital.ufpr.br/bitstream/1884/20663/2/dissJorgeTortatoJunior_revisada.pdf.txt6c74ce75415e91c4d020893c5746ad9fMD52open accessTHUMBNAILdissJorgeTortatoJunior_revisada.pdf.jpgGenerated Thumbnailimage/jpeg1204https://acervodigital.ufpr.br/bitstream/1884/20663/3/dissJorgeTortatoJunior_revisada.pdf.jpgbefb5f622dc511db095686401bad9ba9MD53open access1884/206632024-11-04 16:08:26.747open accessoai:acervodigital.ufpr.br:1884/20663Repositório InstitucionalPUBhttp://acervodigital.ufpr.br/oai/requestinformacaodigital@ufpr.bropendoar:3082024-11-04T19:08:26Repositório Institucional da UFPR - Universidade Federal do Paraná (UFPR)false
dc.title.pt_BR.fl_str_mv Projeto e implementação de multiprocessador embarcado em dispositivos lógicos programáveis
title Projeto e implementação de multiprocessador embarcado em dispositivos lógicos programáveis
spellingShingle Projeto e implementação de multiprocessador embarcado em dispositivos lógicos programáveis
Tortato Júnior, Jorge
Arquitetura de computador
Multiprocessadores
Circuitos integrados
Ciência da computação
title_short Projeto e implementação de multiprocessador embarcado em dispositivos lógicos programáveis
title_full Projeto e implementação de multiprocessador embarcado em dispositivos lógicos programáveis
title_fullStr Projeto e implementação de multiprocessador embarcado em dispositivos lógicos programáveis
title_full_unstemmed Projeto e implementação de multiprocessador embarcado em dispositivos lógicos programáveis
title_sort Projeto e implementação de multiprocessador embarcado em dispositivos lógicos programáveis
author Tortato Júnior, Jorge
author_facet Tortato Júnior, Jorge
author_role author
dc.contributor.other.pt_BR.fl_str_mv Universidade Federal do Paraná. Setor de Ciências Exatas. Programa de Pós-Graduação em Informática
dc.contributor.advisor1.fl_str_mv Hexsel, Roberto, 1960-
dc.contributor.author.fl_str_mv Tortato Júnior, Jorge
contributor_str_mv Hexsel, Roberto, 1960-
dc.subject.por.fl_str_mv Arquitetura de computador
Multiprocessadores
Circuitos integrados
Ciência da computação
topic Arquitetura de computador
Multiprocessadores
Circuitos integrados
Ciência da computação
description Orientador: Roberto A. Hexsel
publishDate 2009
dc.date.issued.fl_str_mv 2009
dc.date.accessioned.fl_str_mv 2024-11-04T19:08:26Z
dc.date.available.fl_str_mv 2024-11-04T19:08:26Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://hdl.handle.net/1884/20663
url https://hdl.handle.net/1884/20663
dc.language.iso.fl_str_mv por
language por
dc.relation.pt_BR.fl_str_mv Disponível em formato digital
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv 83f. : il., grafs., tabs.
application/pdf
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFPR
instname:Universidade Federal do Paraná (UFPR)
instacron:UFPR
instname_str Universidade Federal do Paraná (UFPR)
instacron_str UFPR
institution UFPR
reponame_str Repositório Institucional da UFPR
collection Repositório Institucional da UFPR
bitstream.url.fl_str_mv https://acervodigital.ufpr.br/bitstream/1884/20663/1/dissJorgeTortatoJunior_revisada.pdf
https://acervodigital.ufpr.br/bitstream/1884/20663/2/dissJorgeTortatoJunior_revisada.pdf.txt
https://acervodigital.ufpr.br/bitstream/1884/20663/3/dissJorgeTortatoJunior_revisada.pdf.jpg
bitstream.checksum.fl_str_mv 2524ded9d659602ffc85dd31fb57ff85
6c74ce75415e91c4d020893c5746ad9f
befb5f622dc511db095686401bad9ba9
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFPR - Universidade Federal do Paraná (UFPR)
repository.mail.fl_str_mv informacaodigital@ufpr.br
_version_ 1847526278662455296

Registros relacionados