Enabling multi-threaded execution and improved memory access in fine-grain near-data processing systems

Detalhes bibliográficos
Ano de defesa: 2022
Autor(a) principal: Santos, Sairo Raoní dos
Orientador(a): Alves, Marco Antonio Zanata, 1984-
Banca de defesa: Não Informado pela instituição
Tipo de documento: Tese
Tipo de acesso: Acesso aberto
Idioma: eng
Instituição de defesa: Não Informado pela instituição
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Sistemas de memoria de computadores
Processamento eletronico de dados
Capacidade do computador
Fluxo de dados (Computação)
Ciência da Computação
Link de acesso: https://hdl.handle.net/1884/77784
Resumo: Orientador: Marco Antonio Zanata Alves
id UFPR_d4889895ff1fbc1435374855a2b1b976
oai_identifier_str oai:acervodigital.ufpr.br:1884/77784
network_acronym_str UFPR
network_name_str Repositório Institucional da UFPR
repository_id_str
spelling Santos, Sairo Raoní dosUniversidade Federal do Paraná. Setor de Ciências Exatas. Programa de Pós-Graduação em InformáticaAlves, Marco Antonio Zanata, 1984-2022-10-25T17:47:33Z2022-10-25T17:47:33Z2022https://hdl.handle.net/1884/77784Orientador: Marco Antonio Zanata AlvesTese (doutorado) - Universidade Federal do Paraná, Setor de Ciências Exatas, Programa de Pós-Graduação em Informática. Defesa : Curitiba, 08/07/2022Inclui referênciasÁrea de concentração: Ciência da ComputaçãoResumo: Aplicações que lidam com grandes quantidades de dados são cada vez mais populares. No entanto, as arquiteturas tradicionais centradas em computação estão mal equipadas para lidar com essas aplicatções, pois elas causam muito movimento de dados no sistema devido aos acessos de dados quase constantes. Isso leva a um processamento ineficiente, com longos tempos de execução e alto consumo de energia. Os problemas causados por essa disparidade são amplamente conhecidos como memory wall. A partir do final da década de 1990, a ideia de mover parte da computação para perto da memória, quando benéfico, começou a ser considerada. Este conceito tornou-se conhecido como processamento próximo à memória e ganhou mais atenção no início da década de 2010 com o advento da tecnologia de Through-Silicon Via (TSV), que permitiu a integração direta das lógicas de processamento e armazenamento de dados no mesmo chip. Memórias 3D, que integram verticalmente armazenamento e lógica, tornaram-se comercialmente disponíveis desde então e pesquisadores da área de arquitetura de computadores reagiram propondo muitos projetos que colocam elementos de processamento na camada lógica normalmente encontrada nesses dispositivos. Esta tese propõe a Vector-In-Memory Architecture (VIMA), uma arquitetura de processamento próximo à memória baseada em memória 3D que implementa o processamento na memória colocando unidades funcionais na camada lógica desses dispositivos. Nosso projeto usa unidades funcionais vetoriais e uma memória cache para armazenamento dedicado e avança o estado da arte implementando exceções precisas e permitindo multi-threading próximo aos dadosna memória. Simulamos a execução de várias aplicações orientadas a dados em nossa arquitetura e, nossos resultados mostram que o design proposto, que utiliza 1 core e a VIMA, é capaz de superar uma arquitetura tradicional moderna de 16 cores em pelo menos 2× ao lidar com grandes tamanhos de conjuntos de dados. Além disso, essa aceleração no tempo de execução é alcançada enquanto se reduz o consumo de energia em pelo menos 75% de acordo com nossas estimativas. Em comparação com um trabalho similar do estado da arte, a VIMA é capaz de reduzir o tempo de execução de aplicações que fazem streaming de dados em pelo menos 32%.Abstract: Applications that deal with large amounts of data are increasingly popular. However, traditional computation-centric architectures are ill-equipped to handle such applications as they cause much data movement across the system due to their near-constant data accesses. This leads to inefficient processing, with long execution times and high energy consumption. Issues caused by this disparity are widely known as the memory wall. Starting in the late 1990s, the idea of moving portions of the computations close to the memory when beneficial began to be considered. This concept has now become known as Near-Data Processing (NDP) and gained more attention in the early 2010s with the advent of TSV technology, which enabled straight-forward integration of processing logic and data storage in the same chip. 3D-stacked memories, which vertically integrate storage and logic, have become commercially available ever since and computer architecture researchers have reacted by proposing many designs that place processing elements on the logic layer typically found in those devices. This thesis proposes VIMA, a 3D-stacked memory-based NDP architecture that implements processing in the memory by placing Functional Units (FUs) on the logic layer of those devices. Our design uses a vector functional units and a cache memory for dedicated storage and advances the state-of-the-art by implementing near-data precise exceptions and enabling near-data multi-threading. We simulate execution of several common data-driven applications on our architecture and, out results show that the proposed design, with only a single processing core and VIMA, is able to outperform a modern 16-thread by at least 2× when dealing with large dataset sizes. Moreover, such a speedup in performance is achieved while reducing energy consumption by at least 75% according to our estimates. In comparison to its most closely related state-of-the-art work, VIMA is able to reduce the execution time of data-streaming applications by at least 32%.1 recurso online : PDF.application/pdfSistemas de memoria de computadoresProcessamento eletronico de dadosCapacidade do computadorFluxo de dados (Computação)Ciência da ComputaçãoEnabling multi-threaded execution and improved memory access in fine-grain near-data processing systemsinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisengreponame:Repositório Institucional da UFPRinstname:Universidade Federal do Paraná (UFPR)instacron:UFPRinfo:eu-repo/semantics/openAccessORIGINALR - T - SAIRO RAONI DOS SANTOS.pdfapplication/pdf1456953https://acervodigital.ufpr.br/bitstream/1884/77784/1/R%20-%20T%20-%20SAIRO%20RAONI%20DOS%20SANTOS.pdf5a8a180e6e9776631349ce698a6d9947MD51open access1884/777842022-10-25 14:47:33.146open accessoai:acervodigital.ufpr.br:1884/77784Repositório InstitucionalPUBhttp://acervodigital.ufpr.br/oai/requestinformacaodigital@ufpr.bropendoar:3082022-10-25T17:47:33Repositório Institucional da UFPR - Universidade Federal do Paraná (UFPR)false
dc.title.pt_BR.fl_str_mv Enabling multi-threaded execution and improved memory access in fine-grain near-data processing systems
title Enabling multi-threaded execution and improved memory access in fine-grain near-data processing systems
spellingShingle Enabling multi-threaded execution and improved memory access in fine-grain near-data processing systems
Santos, Sairo Raoní dos
Sistemas de memoria de computadores
Processamento eletronico de dados
Capacidade do computador
Fluxo de dados (Computação)
Ciência da Computação
title_short Enabling multi-threaded execution and improved memory access in fine-grain near-data processing systems
title_full Enabling multi-threaded execution and improved memory access in fine-grain near-data processing systems
title_fullStr Enabling multi-threaded execution and improved memory access in fine-grain near-data processing systems
title_full_unstemmed Enabling multi-threaded execution and improved memory access in fine-grain near-data processing systems
title_sort Enabling multi-threaded execution and improved memory access in fine-grain near-data processing systems
author Santos, Sairo Raoní dos
author_facet Santos, Sairo Raoní dos
author_role author
dc.contributor.other.pt_BR.fl_str_mv Universidade Federal do Paraná. Setor de Ciências Exatas. Programa de Pós-Graduação em Informática
dc.contributor.author.fl_str_mv Santos, Sairo Raoní dos
dc.contributor.advisor1.fl_str_mv Alves, Marco Antonio Zanata, 1984-
contributor_str_mv Alves, Marco Antonio Zanata, 1984-
dc.subject.por.fl_str_mv Sistemas de memoria de computadores
Processamento eletronico de dados
Capacidade do computador
Fluxo de dados (Computação)
Ciência da Computação
topic Sistemas de memoria de computadores
Processamento eletronico de dados
Capacidade do computador
Fluxo de dados (Computação)
Ciência da Computação
description Orientador: Marco Antonio Zanata Alves
publishDate 2022
dc.date.accessioned.fl_str_mv 2022-10-25T17:47:33Z
dc.date.available.fl_str_mv 2022-10-25T17:47:33Z
dc.date.issued.fl_str_mv 2022
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/doctoralThesis
format doctoralThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://hdl.handle.net/1884/77784
url https://hdl.handle.net/1884/77784
dc.language.iso.fl_str_mv eng
language eng
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv 1 recurso online : PDF.
application/pdf
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFPR
instname:Universidade Federal do Paraná (UFPR)
instacron:UFPR
instname_str Universidade Federal do Paraná (UFPR)
instacron_str UFPR
institution UFPR
reponame_str Repositório Institucional da UFPR
collection Repositório Institucional da UFPR
bitstream.url.fl_str_mv https://acervodigital.ufpr.br/bitstream/1884/77784/1/R%20-%20T%20-%20SAIRO%20RAONI%20DOS%20SANTOS.pdf
bitstream.checksum.fl_str_mv 5a8a180e6e9776631349ce698a6d9947
bitstream.checksumAlgorithm.fl_str_mv MD5
repository.name.fl_str_mv Repositório Institucional da UFPR - Universidade Federal do Paraná (UFPR)
repository.mail.fl_str_mv informacaodigital@ufpr.br
_version_ 1847526187417468928

Registros relacionados