Um ADC-SAR em modo de corrente com número reduzido de células de memória

Detalhes bibliográficos
Ano de defesa: 2018
Autor(a) principal: Falleiro, Fellipe Diogo
Orientador(a): Não Informado pela instituição
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Universidade Federal do Rio de Janeiro
Brasil
Instituto Alberto Luiz Coimbra de Pós-Graduação e Pesquisa de Engenharia
Programa de Pós-Graduação em Engenharia Elétrica
UFRJ
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Engenharia elétrica
ADC SAR
Modo de corrente
Corrente chaveada
Célula de memória de corrente
CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA
Link de acesso: http://hdl.handle.net/11422/11609
Resumo: This work presents the development of an ADC-SAR in current mode with reduced amount of memory cells, regardless the conversion`s length. The fully recursive mode of operation implies increasing the sensitivity of the structure. Knowing this, we present some techniques capable of increasing the accuracy of the circuit even after considering the imprecisions caused by charge injections and mismatch. Some results are obtained by simulation and these are used to compare the proposed structure with other structures present in the current literature.
id UFRJ_5c6997dc993f02e355f825bc60f41f8a
oai_identifier_str oai:pantheon.ufrj.br:11422/11609
network_acronym_str UFRJ
network_name_str Repositório Institucional da UFRJ
repository_id_str
spelling Um ADC-SAR em modo de corrente com número reduzido de células de memóriaEngenharia elétricaADC SARModo de correnteCorrente chaveadaCélula de memória de correnteCNPQ::ENGENHARIAS::ENGENHARIA ELETRICAThis work presents the development of an ADC-SAR in current mode with reduced amount of memory cells, regardless the conversion`s length. The fully recursive mode of operation implies increasing the sensitivity of the structure. Knowing this, we present some techniques capable of increasing the accuracy of the circuit even after considering the imprecisions caused by charge injections and mismatch. Some results are obtained by simulation and these are used to compare the proposed structure with other structures present in the current literature.Este trabalho apresenta o desenvolvimento de um ADC-SAR em modo de corrente com quantidade reduzida de células de memória, independentemente do comprimento da conversão. O modo de operação totalmente recursivo implica no aumento da sensibilidade da estrutura. Sabendo disso, são apresentadas algumas técnicas capazes de aumentar a precisão do circuito mesmo após considerar as imprecisões provocadas por injeções de cargas e descasamento de componentes. São obtidos alguns resultados por simulação e estes são usados para comparar a estrutura proposta com outras estruturas presentes na literatura atual.Universidade Federal do Rio de JaneiroBrasilInstituto Alberto Luiz Coimbra de Pós-Graduação e Pesquisa de EngenhariaPrograma de Pós-Graduação em Engenharia ElétricaUFRJBarúqui, Fernando Antônio Pintohttp://objdig.ufrj.br/60/teses/coppe_m/FellipeDiogoFalleiro.pdfSoares, Carlos Fernando TeodósioSouza, Márcio Nogueira deFalleiro, Fellipe Diogo2020-03-25T11:18:26Z2023-12-21T03:06:57Z2018-03info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesishttp://hdl.handle.net/11422/11609porinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UFRJinstname:Universidade Federal do Rio de Janeiro (UFRJ)instacron:UFRJ2023-12-21T03:06:57Zoai:pantheon.ufrj.br:11422/11609Repositório InstitucionalPUBhttp://www.pantheon.ufrj.br/oai/requestpantheon@sibi.ufrj.bropendoar:2023-12-21T03:06:57Repositório Institucional da UFRJ - Universidade Federal do Rio de Janeiro (UFRJ)false
dc.title.none.fl_str_mv Um ADC-SAR em modo de corrente com número reduzido de células de memória
title Um ADC-SAR em modo de corrente com número reduzido de células de memória
spellingShingle Um ADC-SAR em modo de corrente com número reduzido de células de memória
Falleiro, Fellipe Diogo
Engenharia elétrica
ADC SAR
Modo de corrente
Corrente chaveada
Célula de memória de corrente
CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA
title_short Um ADC-SAR em modo de corrente com número reduzido de células de memória
title_full Um ADC-SAR em modo de corrente com número reduzido de células de memória
title_fullStr Um ADC-SAR em modo de corrente com número reduzido de células de memória
title_full_unstemmed Um ADC-SAR em modo de corrente com número reduzido de células de memória
title_sort Um ADC-SAR em modo de corrente com número reduzido de células de memória
author Falleiro, Fellipe Diogo
author_facet Falleiro, Fellipe Diogo
author_role author
dc.contributor.none.fl_str_mv Barúqui, Fernando Antônio Pinto
http://objdig.ufrj.br/60/teses/coppe_m/FellipeDiogoFalleiro.pdf
Soares, Carlos Fernando Teodósio
Souza, Márcio Nogueira de
dc.contributor.author.fl_str_mv Falleiro, Fellipe Diogo
dc.subject.por.fl_str_mv Engenharia elétrica
ADC SAR
Modo de corrente
Corrente chaveada
Célula de memória de corrente
CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA
topic Engenharia elétrica
ADC SAR
Modo de corrente
Corrente chaveada
Célula de memória de corrente
CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA
description This work presents the development of an ADC-SAR in current mode with reduced amount of memory cells, regardless the conversion`s length. The fully recursive mode of operation implies increasing the sensitivity of the structure. Knowing this, we present some techniques capable of increasing the accuracy of the circuit even after considering the imprecisions caused by charge injections and mismatch. Some results are obtained by simulation and these are used to compare the proposed structure with other structures present in the current literature.
publishDate 2018
dc.date.none.fl_str_mv 2018-03
2020-03-25T11:18:26Z
2023-12-21T03:06:57Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/11422/11609
url http://hdl.handle.net/11422/11609
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Federal do Rio de Janeiro
Brasil
Instituto Alberto Luiz Coimbra de Pós-Graduação e Pesquisa de Engenharia
Programa de Pós-Graduação em Engenharia Elétrica
UFRJ
publisher.none.fl_str_mv Universidade Federal do Rio de Janeiro
Brasil
Instituto Alberto Luiz Coimbra de Pós-Graduação e Pesquisa de Engenharia
Programa de Pós-Graduação em Engenharia Elétrica
UFRJ
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFRJ
instname:Universidade Federal do Rio de Janeiro (UFRJ)
instacron:UFRJ
instname_str Universidade Federal do Rio de Janeiro (UFRJ)
instacron_str UFRJ
institution UFRJ
reponame_str Repositório Institucional da UFRJ
collection Repositório Institucional da UFRJ
repository.name.fl_str_mv Repositório Institucional da UFRJ - Universidade Federal do Rio de Janeiro (UFRJ)
repository.mail.fl_str_mv pantheon@sibi.ufrj.br
_version_ 1861279099681505280

Registros relacionados