Metodologia de Verificação Funcional para Circuitos Analógicos

Detalhes bibliográficos
Ano de defesa: 2009
Autor(a) principal: Fonseca, Adauto Luis Tadeo Bernardes da
Orientador(a): Não Informado pela instituição
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Universidade Federal do Rio Grande do Norte
BR
UFRN
Programa de Pós-Graduação em Engenharia Elétrica
Automação e Sistemas; Engenharia de Computação; Telecomunicações
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Verificação
Circuitos analógicos
Técnicas de verificação
Ambiente de Verificação
VHDL-AMS
Verification
Analog circuits
Integrated circuits
Verification techniques
Verification environment
CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA
Link de acesso: https://repositorio.ufrn.br/jspui/handle/123456789/15298
Resumo: This work proposes a new methodology to verify those analog circuits, providing an automated tools to help the verifiers to have a more truthful result. This work presents the development of new methodology for analog circuits verification. The main goal is to provide a more automated verification process to certify analog circuits functional behavior. The proposed methodology is based on the golden model technique. A verification environment based on this methodology was built and results of a study case based on the validation of an operational amplifier design are offered as a confirmation of its effectiveness. The results had shown that the verification process was more truthful because of the automation provided by the tool developed
id UFRN_1df6fc7a0bfd36dd4c300c11ab6ffae2
oai_identifier_str oai:repositorio.ufrn.br:123456789/15298
network_acronym_str UFRN
network_name_str Repositório Institucional da UFRN
repository_id_str
spelling Metodologia de Verificação Funcional para Circuitos AnalógicosVerificaçãoCircuitos analógicosTécnicas de verificaçãoAmbiente de VerificaçãoVHDL-AMSVerificationAnalog circuitsIntegrated circuitsVerification techniquesVerification environmentVHDL-AMSCNPQ::ENGENHARIAS::ENGENHARIA ELETRICAThis work proposes a new methodology to verify those analog circuits, providing an automated tools to help the verifiers to have a more truthful result. This work presents the development of new methodology for analog circuits verification. The main goal is to provide a more automated verification process to certify analog circuits functional behavior. The proposed methodology is based on the golden model technique. A verification environment based on this methodology was built and results of a study case based on the validation of an operational amplifier design are offered as a confirmation of its effectiveness. The results had shown that the verification process was more truthful because of the automation provided by the tool developedCoordenação de Aperfeiçoamento de Pessoal de Nível SuperiorO presente trabalho tem como objetivo desenvolver uma ferramenta de verificação para circuitos analógicos. O principal objetivo desta é aumentar a automação dos processos de verificação. Além disso, proporcionar a construção de um ambiente de verificação capaz de gerar relatórios ao longo deste processo. Esta metodologia é baseada na técnica do Modelo de Ouro, no entanto, ela também propõe uma segunda técnica para verificar o modelo de referência, para se obter resultados mais confiáveis. A metodologia foi utilizada, como estudo de caso, na verificação de um amplificador operacionalUniversidade Federal do Rio Grande do NorteBRUFRNPrograma de Pós-Graduação em Engenharia ElétricaAutomação e Sistemas; Engenharia de Computação; TelecomunicaçõesSousa, Fernando Rangel dehttp://lattes.cnpq.br/5726959712548590http://lattes.cnpq.br/9092018794878372Oliveira, José Alberto Nicolau dehttp://lattes.cnpq.br/2871134011057075Bourguet, Vincent Patrick Mariehttp://lattes.cnpq.br/7331200835732053Melcher, Elmar Uwe Kurthttp://lattes.cnpq.br/2995510206880397Fonseca, Adauto Luis Tadeo Bernardes da2014-12-17T14:55:40Z2010-05-052014-12-17T14:55:40Z2009-09-04info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfapplication/pdfFONSECA, Adauto Luis Tadeo Bernardes da. Metodologia de Verificação Funcional para Circuitos Analógicos. 2009. 119 f. Dissertação (Mestrado em Automação e Sistemas; Engenharia de Computação; Telecomunicações) - Universidade Federal do Rio Grande do Norte, Natal, 2009.https://repositorio.ufrn.br/jspui/handle/123456789/15298porinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UFRNinstname:Universidade Federal do Rio Grande do Norte (UFRN)instacron:UFRN2017-11-02T11:11:46Zoai:repositorio.ufrn.br:123456789/15298Repositório InstitucionalPUBhttp://repositorio.ufrn.br/oai/repositorio@bczm.ufrn.bropendoar:2017-11-02T11:11:46Repositório Institucional da UFRN - Universidade Federal do Rio Grande do Norte (UFRN)false
dc.title.none.fl_str_mv Metodologia de Verificação Funcional para Circuitos Analógicos
title Metodologia de Verificação Funcional para Circuitos Analógicos
spellingShingle Metodologia de Verificação Funcional para Circuitos Analógicos
Fonseca, Adauto Luis Tadeo Bernardes da
Verificação
Circuitos analógicos
Técnicas de verificação
Ambiente de Verificação
VHDL-AMS
Verification
Analog circuits
Integrated circuits
Verification techniques
Verification environment
VHDL-AMS
CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA
title_short Metodologia de Verificação Funcional para Circuitos Analógicos
title_full Metodologia de Verificação Funcional para Circuitos Analógicos
title_fullStr Metodologia de Verificação Funcional para Circuitos Analógicos
title_full_unstemmed Metodologia de Verificação Funcional para Circuitos Analógicos
title_sort Metodologia de Verificação Funcional para Circuitos Analógicos
author Fonseca, Adauto Luis Tadeo Bernardes da
author_facet Fonseca, Adauto Luis Tadeo Bernardes da
author_role author
dc.contributor.none.fl_str_mv Sousa, Fernando Rangel de

http://lattes.cnpq.br/5726959712548590

http://lattes.cnpq.br/9092018794878372
Oliveira, José Alberto Nicolau de

http://lattes.cnpq.br/2871134011057075
Bourguet, Vincent Patrick Marie

http://lattes.cnpq.br/7331200835732053
Melcher, Elmar Uwe Kurt

http://lattes.cnpq.br/2995510206880397
dc.contributor.author.fl_str_mv Fonseca, Adauto Luis Tadeo Bernardes da
dc.subject.por.fl_str_mv Verificação
Circuitos analógicos
Técnicas de verificação
Ambiente de Verificação
VHDL-AMS
Verification
Analog circuits
Integrated circuits
Verification techniques
Verification environment
VHDL-AMS
CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA
topic Verificação
Circuitos analógicos
Técnicas de verificação
Ambiente de Verificação
VHDL-AMS
Verification
Analog circuits
Integrated circuits
Verification techniques
Verification environment
VHDL-AMS
CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA
description This work proposes a new methodology to verify those analog circuits, providing an automated tools to help the verifiers to have a more truthful result. This work presents the development of new methodology for analog circuits verification. The main goal is to provide a more automated verification process to certify analog circuits functional behavior. The proposed methodology is based on the golden model technique. A verification environment based on this methodology was built and results of a study case based on the validation of an operational amplifier design are offered as a confirmation of its effectiveness. The results had shown that the verification process was more truthful because of the automation provided by the tool developed
publishDate 2009
dc.date.none.fl_str_mv 2009-09-04
2010-05-05
2014-12-17T14:55:40Z
2014-12-17T14:55:40Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv FONSECA, Adauto Luis Tadeo Bernardes da. Metodologia de Verificação Funcional para Circuitos Analógicos. 2009. 119 f. Dissertação (Mestrado em Automação e Sistemas; Engenharia de Computação; Telecomunicações) - Universidade Federal do Rio Grande do Norte, Natal, 2009.
https://repositorio.ufrn.br/jspui/handle/123456789/15298
identifier_str_mv FONSECA, Adauto Luis Tadeo Bernardes da. Metodologia de Verificação Funcional para Circuitos Analógicos. 2009. 119 f. Dissertação (Mestrado em Automação e Sistemas; Engenharia de Computação; Telecomunicações) - Universidade Federal do Rio Grande do Norte, Natal, 2009.
url https://repositorio.ufrn.br/jspui/handle/123456789/15298
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
application/pdf
dc.publisher.none.fl_str_mv Universidade Federal do Rio Grande do Norte
BR
UFRN
Programa de Pós-Graduação em Engenharia Elétrica
Automação e Sistemas; Engenharia de Computação; Telecomunicações
publisher.none.fl_str_mv Universidade Federal do Rio Grande do Norte
BR
UFRN
Programa de Pós-Graduação em Engenharia Elétrica
Automação e Sistemas; Engenharia de Computação; Telecomunicações
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFRN
instname:Universidade Federal do Rio Grande do Norte (UFRN)
instacron:UFRN
instname_str Universidade Federal do Rio Grande do Norte (UFRN)
instacron_str UFRN
institution UFRN
reponame_str Repositório Institucional da UFRN
collection Repositório Institucional da UFRN
repository.name.fl_str_mv Repositório Institucional da UFRN - Universidade Federal do Rio Grande do Norte (UFRN)
repository.mail.fl_str_mv repositorio@bczm.ufrn.br
_version_ 1855758878361255936

Registros relacionados