Síntese em alto nível de uma rede de interconexão dinâmica para multicomputador

Detalhes bibliográficos
Ano de defesa: 2000
Autor(a) principal: Gavilan, Júlio Cesar
Orientador(a): Mazzucco Júnior, José
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Florianópolis, SC
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Link de acesso: http://repositorio.ufsc.br/xmlui/handle/123456789/78356
Resumo: Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico.
id UFSC_48c9155ccee6861aad94edf96a32c1f4
oai_identifier_str oai:repositorio.ufsc.br:123456789/78356
network_acronym_str UFSC
network_name_str Repositório Institucional da UFSC
repository_id_str
spelling Universidade Federal de Santa CatarinaGavilan, Júlio CesarMazzucco Júnior, JoséZeferino, Cesar Albenes2012-10-17T13:13:39Z2012-10-17T13:13:39Z20002000171570http://repositorio.ufsc.br/xmlui/handle/123456789/78356Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico.A finalidade deste trabalho é a implementação em alto nível de uma rede de interconexão do tipo crossbar, customizada, para ser utilizada no Multicomputador Nó //. Para a implementação lógica utiliza-se a Linguagem de Descrição de Hardware - VHDL e para a implementação física, é previsto a utilização de Dispositivos Lógicos Programáveis (FPGA). Para o desenvolvimento utiliza-se o software MAX+PLUS II fornecido pela ALTERA, como Ambiente de Programação, depuração e simulação fornecidos pela ALTERAx, [100] f.| il. +porFlorianópolis, SCVHDL (Linguagem descritiva de hardware)Programacao paralelaProcessamento paralelo (Computadores)Síntese em alto nível de uma rede de interconexão dinâmica para multicomputadorinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisreponame:Repositório Institucional da UFSCinstname:Universidade Federal de Santa Catarina (UFSC)instacron:UFSCinfo:eu-repo/semantics/openAccessORIGINAL171570.pdfapplication/pdf2365219https://repositorio.ufsc.br/bitstream/123456789/78356/1/171570.pdffe91d55c1bc48aa78c96f8bb65c51d10MD51123456789/783562014-09-25 15:11:15.794oai:repositorio.ufsc.br:123456789/78356Repositório InstitucionalPUBhttp://150.162.242.35/oai/requestsandra.sobrera@ufsc.bropendoar:23732014-09-25T18:11:15Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)false
dc.title.pt_BR.fl_str_mv Síntese em alto nível de uma rede de interconexão dinâmica para multicomputador
title Síntese em alto nível de uma rede de interconexão dinâmica para multicomputador
spellingShingle Síntese em alto nível de uma rede de interconexão dinâmica para multicomputador
Gavilan, Júlio Cesar
VHDL (Linguagem descritiva de hardware)
Programacao paralela
Processamento paralelo (Computadores)
title_short Síntese em alto nível de uma rede de interconexão dinâmica para multicomputador
title_full Síntese em alto nível de uma rede de interconexão dinâmica para multicomputador
title_fullStr Síntese em alto nível de uma rede de interconexão dinâmica para multicomputador
title_full_unstemmed Síntese em alto nível de uma rede de interconexão dinâmica para multicomputador
title_sort Síntese em alto nível de uma rede de interconexão dinâmica para multicomputador
author Gavilan, Júlio Cesar
author_facet Gavilan, Júlio Cesar
author_role author
dc.contributor.pt_BR.fl_str_mv Universidade Federal de Santa Catarina
dc.contributor.author.fl_str_mv Gavilan, Júlio Cesar
dc.contributor.advisor1.fl_str_mv Mazzucco Júnior, José
dc.contributor.advisor-co1.fl_str_mv Zeferino, Cesar Albenes
contributor_str_mv Mazzucco Júnior, José
Zeferino, Cesar Albenes
dc.subject.classification.pt_BR.fl_str_mv VHDL (Linguagem descritiva de hardware)
Programacao paralela
Processamento paralelo (Computadores)
topic VHDL (Linguagem descritiva de hardware)
Programacao paralela
Processamento paralelo (Computadores)
description Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico.
publishDate 2000
dc.date.submitted.pt_BR.fl_str_mv 2000
dc.date.issued.fl_str_mv 2000
dc.date.accessioned.fl_str_mv 2012-10-17T13:13:39Z
dc.date.available.fl_str_mv 2012-10-17T13:13:39Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://repositorio.ufsc.br/xmlui/handle/123456789/78356
dc.identifier.other.pt_BR.fl_str_mv 171570
identifier_str_mv 171570
url http://repositorio.ufsc.br/xmlui/handle/123456789/78356
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv x, [100] f.| il. +
dc.publisher.none.fl_str_mv Florianópolis, SC
publisher.none.fl_str_mv Florianópolis, SC
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFSC
instname:Universidade Federal de Santa Catarina (UFSC)
instacron:UFSC
instname_str Universidade Federal de Santa Catarina (UFSC)
instacron_str UFSC
institution UFSC
reponame_str Repositório Institucional da UFSC
collection Repositório Institucional da UFSC
bitstream.url.fl_str_mv https://repositorio.ufsc.br/bitstream/123456789/78356/1/171570.pdf
bitstream.checksum.fl_str_mv fe91d55c1bc48aa78c96f8bb65c51d10
bitstream.checksumAlgorithm.fl_str_mv MD5
repository.name.fl_str_mv Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)
repository.mail.fl_str_mv sandra.sobrera@ufsc.br
_version_ 1851759065867223040

Registros relacionados