Concepção e validação de arquitetura robusta baseada em soft processors para uso em computadores de bordo de satélites artificiais

Detalhes bibliográficos
Ano de defesa: 2013
Autor(a) principal: Silva, Felipe Augusto da
Orientador(a): Bezerra, Eduardo Augsuto
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Não Informado pela instituição
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Link de acesso: https://repositorio.ufsc.br/xmlui/handle/123456789/123153
Resumo: Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2013.
id UFSC_c588cfd5ac4ee17d581450a871dd982a
oai_identifier_str oai:repositorio.ufsc.br:123456789/123153
network_acronym_str UFSC
network_name_str Repositório Institucional da UFSC
repository_id_str
spelling Universidade Federal de Santa CatarinaSilva, Felipe Augusto daBezerra, Eduardo Augsuto2014-08-06T17:52:36Z2014-08-06T17:52:36Z2013324106https://repositorio.ufsc.br/xmlui/handle/123456789/123153Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2013.A flexibilidade introduzida pela utilização de FPGAs (Field Programmable Gate Array) SRAM comerciais em aplicações embarcadas, faz com que esta tecnologia se torne uma alternativa atraente para aplicações militares e espaciais. No presente trabalho, foi desenvolvido um Computador de Bordo utilizando soft processor embarcado em um FPGA do tipo SRAM. O Computador de Bordo é baseado em requisitos funcionais especificados pelo Instituto Nacional de Pesquisas Espaciais (INPE) para o Computador de Bordo a ser utilizado em suas futuras missões. Módulos de software e hardware foram implementados visando executar as principais funcionalidades de um Computador de Bordo. No entanto, os avanços oriundos de tecnologias nanométricas trazem uma maior vulnerabilidade dos componentes eletrônicos a efeitos de radiação. Em aplicações críticas é importante que técnicas de tolerância a falhas sejam utilizadas para aumentar o grau de confiabilidade das aplicações. Com o intuito de mitigar falhas causadas pela radiação a qual computadores de bordo são expostos no espaço, uma técnica de tolerância a falhas não intrusiva foi desenvolvida. A técnica proposta visa aplicar mecanismos de detecção de falhas utilizando um monitor de barramento para comparar os dados de saída de um soft processor principal com seu módulo redundante. Caso os dados sejam diferentes, um sinal de erro é gerado, iniciando a estratégia de tolerância a falhas. A técnica proposta se mostrou eficiente quando comparada a técnicas do estado da arte como a Redundância Tripla (Triple Modular Redundancy, TMR) e Tolerância a Falhas em Hardware Implementadas em Software (Software Implemented Hardware Fault Tolerance, SIHFT) para identificação de falhas simples em tempo de execução com menor ocupação de área e sem alterar o desempenho da aplicação.<br>Abstract : The flexibility introduced by Commercial Off The Shelf (COTS) SRAM based FPGAs in on-board system designs make them an attractive option for military and aerospace applications. However, the advances towards the nanometer technology come together with a higher vulnerability of integrated circuits to radiation perturbations. In mission critical applications it is important to improve the reliability of applications by using fault-tolerance techniques. In this work, the concept of an On-Board Computer (OBC) system aiming a soft-processor embedded on a SRAM based FPGA is proposed. The OBC comply with functional requirements of the Brazilian Institute of Space Research (INPE) for the OBC that will be employed in future missions. Modules of software and hardware were implemented in order to execute the main capabilities of the OBC. In order to mitigate the faults caused by radiation on the space environment, a non-intrusive fault tolerance technique has been developed. The proposed technique targets soft processors (e.g. LEON3), and its detection mechanism uses a Bus Monitor to compare output data of a main soft-processor with its redundant module. In case of a mismatch, an error signal is activated, triggering the proposed fault tolerance strategy. This approach shows to be more efficient than the state-of-the-art Triple Modular Redundancy (TMR) and Software Implemented Hardware Fault Tolerance (SIHFT) approaches in order to detect and to correct faults on the fly with low area overhead and with no major performance penalties.103 p.| il., grafs.porEngenharia eletricaSatelites artificiaisArquitetura de computadorTolerancia a falha(Computacao)Sistemas embutidos de computadorConcepção e validação de arquitetura robusta baseada em soft processors para uso em computadores de bordo de satélites artificiaisinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisreponame:Repositório Institucional da UFSCinstname:Universidade Federal de Santa Catarina (UFSC)instacron:UFSCinfo:eu-repo/semantics/openAccessORIGINAL324106.pdfapplication/pdf10599128https://repositorio.ufsc.br/bitstream/123456789/123153/1/324106.pdf11cfc2b6bdc4832a7768505f3cbfc85eMD51123456789/1231532014-08-06 14:52:36.797oai:repositorio.ufsc.br:123456789/123153Repositório InstitucionalPUBhttp://150.162.242.35/oai/requestsandra.sobrera@ufsc.bropendoar:23732014-08-06T17:52:36Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)false
dc.title.pt_BR.fl_str_mv Concepção e validação de arquitetura robusta baseada em soft processors para uso em computadores de bordo de satélites artificiais
title Concepção e validação de arquitetura robusta baseada em soft processors para uso em computadores de bordo de satélites artificiais
spellingShingle Concepção e validação de arquitetura robusta baseada em soft processors para uso em computadores de bordo de satélites artificiais
Silva, Felipe Augusto da
Engenharia eletrica
Satelites artificiais
Arquitetura de computador
Tolerancia a falha
(Computacao)
Sistemas embutidos de computador
title_short Concepção e validação de arquitetura robusta baseada em soft processors para uso em computadores de bordo de satélites artificiais
title_full Concepção e validação de arquitetura robusta baseada em soft processors para uso em computadores de bordo de satélites artificiais
title_fullStr Concepção e validação de arquitetura robusta baseada em soft processors para uso em computadores de bordo de satélites artificiais
title_full_unstemmed Concepção e validação de arquitetura robusta baseada em soft processors para uso em computadores de bordo de satélites artificiais
title_sort Concepção e validação de arquitetura robusta baseada em soft processors para uso em computadores de bordo de satélites artificiais
author Silva, Felipe Augusto da
author_facet Silva, Felipe Augusto da
author_role author
dc.contributor.pt_BR.fl_str_mv Universidade Federal de Santa Catarina
dc.contributor.author.fl_str_mv Silva, Felipe Augusto da
dc.contributor.advisor1.fl_str_mv Bezerra, Eduardo Augsuto
contributor_str_mv Bezerra, Eduardo Augsuto
dc.subject.classification.pt_BR.fl_str_mv Engenharia eletrica
Satelites artificiais
Arquitetura de computador
Tolerancia a falha
(Computacao)
Sistemas embutidos de computador
topic Engenharia eletrica
Satelites artificiais
Arquitetura de computador
Tolerancia a falha
(Computacao)
Sistemas embutidos de computador
description Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2013.
publishDate 2013
dc.date.issued.fl_str_mv 2013
dc.date.accessioned.fl_str_mv 2014-08-06T17:52:36Z
dc.date.available.fl_str_mv 2014-08-06T17:52:36Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://repositorio.ufsc.br/xmlui/handle/123456789/123153
dc.identifier.other.pt_BR.fl_str_mv 324106
identifier_str_mv 324106
url https://repositorio.ufsc.br/xmlui/handle/123456789/123153
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv 103 p.| il., grafs.
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFSC
instname:Universidade Federal de Santa Catarina (UFSC)
instacron:UFSC
instname_str Universidade Federal de Santa Catarina (UFSC)
instacron_str UFSC
institution UFSC
reponame_str Repositório Institucional da UFSC
collection Repositório Institucional da UFSC
bitstream.url.fl_str_mv https://repositorio.ufsc.br/bitstream/123456789/123153/1/324106.pdf
bitstream.checksum.fl_str_mv 11cfc2b6bdc4832a7768505f3cbfc85e
bitstream.checksumAlgorithm.fl_str_mv MD5
repository.name.fl_str_mv Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)
repository.mail.fl_str_mv sandra.sobrera@ufsc.br
_version_ 1851759025686839296

Registros relacionados