Aprimoramento de uma interface miocinética dinamicamente reconfigurável para controle protético de mãos artificiais

• Ano de defesa: 2024
• Autor(a) principal: Mendes, Davi de Alencar
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Palavras-chave em Português: Reconfiguração dinâmica parcial; Sistema em chip; Interface miocinética
• Link de acesso: http://repositorio.unb.br/handle/10482/51852

Nos últimos anos, FPGAs tem se tornado mais populares em sistemas embarcados, tanto como principais recursos computacionais quanto como aceleradores em hardware. A Reconfiguração Dinâmica Parcial é um conceito de projeto atraente para sistemas reconfiguráveis de proposito geral devido à sua flexibilidade e extensibilidade. Na literatura acadêmica recente a respeito da Interface Miocinetica – uma Interface Homem-Máquina (IHM) baseada em ímãs implantados e movimento muscular (contração e elongamento) – soluções embarcadas tem sido propostas para o desenvolvimento de um sistema localizador de ímãs transcutâneo autônomo. Trabalhos anteriores mostram que, quando projetado adequadamente, um sistema localizador de ímãs pode melhorar seu desempenho com utilização reduzida de lógica, ao adotar uma arquitetura reconfigurável em tempo de execução. Infelizmente, há problemas a serem enfrentados: a sobrecarga de reconfiguração não é negligenciável em comparação com o desempenho das CPUs atuais, e o consumo elevado de energia. Em uma tentativa de cobrir essa lacuna, apresentamos aqui uma nova implementação para uma arquitetura reconfigurável em tempo de execução usada para estimar o deslocamento de ímãs utilizando modelos orientados por dados implementados como aceleradores de hardware capazes de rastrear cinco ímãs. A arquitetura é implementada em dispositivos AMD Xilinx FPGA e SoC-FPGA visando reduzir a sobrecarga de reconfiguração com pre-fetching (hardware pipelining) de módulos reconfiguráveis (MR). O sistema apresenta reduzido tempo de execução (6,67 ms – SoC-FPGA, e 5,97 ms – FPGA) e consumo de energia (1,635 W – SoC-FPGA, e 1,203 W – FPGA). O sistema demonstrou ser capaz de localizar ímãs com alta precisão (RMSE variando de ≈ 0,076 mm a ≈ 0,043 mm). A taxa de transferência de reconfiguração obtida (∼ 399 MB/s) utilizando a porta de configuração interna é considerada ideal. Em conclusão, demonstramos o projeto e a implementação de uma arquitetura reconfigurável em tempo de execução aprimorada aplicada à interface miocinética, abrindo caminho para o desenvolvimento de um localizador de ímãs autônomo baseado em FPGA.