Análise de desempenho de topologias de redes em chip (NoC)

Detalhes bibliográficos
Ano de defesa: 2008
Autor(a) principal: Amaral, Dino Macedo
Orientador(a): Não Informado pela instituição
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Não Informado pela instituição
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Circuitos eletrônicos
Microeletrônica
Roteadores (rede de computadores)
Análise de redes (Planejamento)
Link de acesso: http://repositorio.unb.br/handle/10482/1992
Resumo: Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2008.
id UNB_726a074f68900f0dfc9f7a42cab7376d
oai_identifier_str oai:repositorio.unb.br:10482/1992
network_acronym_str UNB
network_name_str Repositório Institucional da UnB
repository_id_str
spelling Análise de desempenho de topologias de redes em chip (NoC)Circuitos eletrônicosMicroeletrônicaRoteadores (rede de computadores)Análise de redes (Planejamento)Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2008.A necessidade de atender as demandas existentes no mercado de microeletrônica tem levado os projetistas a compactar um grande número de blocos IP’s, o que produz uma diversidade enorme em suas funcionalidades. Do ponto de vista prático, a distribuição destes blocos IP’s torna-se um problema devido aos problemas físicos como alta impiedância devido ao número de fios que os interligam, o gasto de energia para manter todos os blocos IP’s se comunicando, e uma ocupação otimizado da área do chip. Para ajudar os projetistas de SoC, os conceitos usado em rede de computadores têm sido a principal fonte para apontar a uma solução possível para estas situações. Este documento mostra os resultados apresentados usando o gpNoCsim [18] e o modelo analítico mostrado em [12], o que pode ajudar os projetistas de NoC encontrar possíveis gargalos quando for trabalhar com NoCs. ________________________________________________________________________________________ ABSTRACTThe need to meet the existing demands in the microeletronic market has prompted designers to compact a big number of IP blocks in a small silicon area. From the pratical point of view, the distribuition of these IP blocks becomes a issue due to physical issues like high impedance caused by the number of wires that interconncet them, the power consupmtion to keep all IP blocks comunicating. An optimized occupation of the whole space used by the chip. In order to help the SoC designers , the concepts used in networking have been the main source to point out a possible solution for these situations. This paper shows the results of a benchmarck using gpNoCsim [18], which can help the NoC designers to find the bottlenecks when working with NoCs.Faculdade de Tecnologia (FT)Departamento de Engenharia Elétrica (FT ENE)Programa de Pós-Graduação em Engenharia ElétricaRomariz, Alexandre Ricardo SoaresAmaral, Dino Macedo2009-10-19T14:18:24Z2009-10-19T14:18:24Z2008-02-222008-02-22info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfAMARAL, Dino Macedo. Análise de desempenho de topologias de redes em chip (NoC). 2008. 99 f. Dissertação (Mestrado em Engenharia Elétrica)-Universidade de Brasília, Brasília, 2008.http://repositorio.unb.br/handle/10482/1992info:eu-repo/semantics/openAccessporreponame:Repositório Institucional da UnBinstname:Universidade de Brasília (UnB)instacron:UNB2024-03-01T16:12:15Zoai:repositorio.unb.br:10482/1992Repositório InstitucionalPUBhttps://repositorio.unb.br/oai/requestrepositorio@unb.bropendoar:2024-03-01T16:12:15Repositório Institucional da UnB - Universidade de Brasília (UnB)false
dc.title.none.fl_str_mv Análise de desempenho de topologias de redes em chip (NoC)
title Análise de desempenho de topologias de redes em chip (NoC)
spellingShingle Análise de desempenho de topologias de redes em chip (NoC)
Amaral, Dino Macedo
Circuitos eletrônicos
Microeletrônica
Roteadores (rede de computadores)
Análise de redes (Planejamento)
title_short Análise de desempenho de topologias de redes em chip (NoC)
title_full Análise de desempenho de topologias de redes em chip (NoC)
title_fullStr Análise de desempenho de topologias de redes em chip (NoC)
title_full_unstemmed Análise de desempenho de topologias de redes em chip (NoC)
title_sort Análise de desempenho de topologias de redes em chip (NoC)
author Amaral, Dino Macedo
author_facet Amaral, Dino Macedo
author_role author
dc.contributor.none.fl_str_mv Romariz, Alexandre Ricardo Soares
dc.contributor.author.fl_str_mv Amaral, Dino Macedo
dc.subject.por.fl_str_mv Circuitos eletrônicos
Microeletrônica
Roteadores (rede de computadores)
Análise de redes (Planejamento)
topic Circuitos eletrônicos
Microeletrônica
Roteadores (rede de computadores)
Análise de redes (Planejamento)
description Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2008.
publishDate 2008
dc.date.none.fl_str_mv 2008-02-22
2008-02-22
2009-10-19T14:18:24Z
2009-10-19T14:18:24Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv AMARAL, Dino Macedo. Análise de desempenho de topologias de redes em chip (NoC). 2008. 99 f. Dissertação (Mestrado em Engenharia Elétrica)-Universidade de Brasília, Brasília, 2008.
http://repositorio.unb.br/handle/10482/1992
identifier_str_mv AMARAL, Dino Macedo. Análise de desempenho de topologias de redes em chip (NoC). 2008. 99 f. Dissertação (Mestrado em Engenharia Elétrica)-Universidade de Brasília, Brasília, 2008.
url http://repositorio.unb.br/handle/10482/1992
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Repositório Institucional da UnB
instname:Universidade de Brasília (UnB)
instacron:UNB
instname_str Universidade de Brasília (UnB)
instacron_str UNB
institution UNB
reponame_str Repositório Institucional da UnB
collection Repositório Institucional da UnB
repository.name.fl_str_mv Repositório Institucional da UnB - Universidade de Brasília (UnB)
repository.mail.fl_str_mv repositorio@unb.br
_version_ 1839083731561742336

Registros relacionados