Modelagem comportamental e elétrica de um modulador sigma-delta em tempo contínuo de baixa tensão para a faixa de áudio

• Ano de defesa: 2023
• Autor(a) principal: Cortez, Matheus
• Orientador(a): Aguirre, Paulo César Comassetto de
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Universidade Federal do Pampa
• Programa de Pós-Graduação: Mestrado Acadêmico em Engenharia Elétrica
• Departamento: Campus Alegrete
• País: Brasil
• Palavras-chave em Português: Engenharia elétrica; Modulação sigma-delta; Conversores analógicos-digitais; Sinais de áudio; Baixa tensão; Electrical engineering; Analog-to-digital converters; Sigma-delta modulation; Audio signals; Low voltage
• Área do conhecimento CNPq: CNPQ::ENGENHARIAS
• Link de acesso: https://repositorio.unipampa.edu.br/jspui/handle/riu/8741

A migração do processamento de sinais para o domínio digital permite resultados mais confiáveis e eficientes em relação ao processamento de sinais em domínio contínuo. Os circuitos digitais vem sendo comumente aprimorados, tornando seus circuitos cada vez mais complexos, precisos e rápidos. No entanto, como a natureza dos sinais de áudio é analógica, há a necessidade do uso de conversores analógico-digitais (ADCs) de alta resolução para uma aquisição de áudio com alta relação sinal-ruído (SNR), capazes de transformar uma informação analógica em palavras digitais para que os núcleos de processamento digital possam processar as informações com maior desempenho. Esta dissertação apresenta uma modelagem comportamental e elétrica de um modulador sigma-delta em tempo contínuo (CT-SDM) para faixa de áudio com capacidade de operação em baixa tensão de alimentação. Neste trabalho é desenvolvido o modelo comportamental de 2 CT-SDMs com diferentes topologias de conversores digital-analógico (DAC) de realimentação. O primeiro é um CT-SDM com DAC do tipo non-return-to-zero (NRZ) de 1-bit implementado com um inversor CMOS e o segundo utiliza um filtro de resposta finita ao impulso (FIR) de 6 taps como DAC de realimentação, sendo que este último se mostrou a melhor escolha pois apresentou uma redução na área e consumo do primeiro estágio integrador. Uma metodologia baseada em circuitos programados em VerilogA é utilizada para estimar os requisitos mínimos do amplificador operacional utilizado no primeiro integrador, que apresenta um maior impacto à performance do CT-SDM. Por fim, é apresentado o projeto elétrico do CT-SDM utilizando um DAC do tipo FIR de 6-taps em tecnologia CMOS de 0,18 μm e tensão de alimentação de 0,5 V. O CT-SDM foi simulado utilizando os circuitos projetados à nível de transistor e mantendo o 2º e 3º integradores com modelos de amplificadores ideais programados em VerilogA. Os resultados das simulações transientes conservativas sem e com ruído resultaram em uma relação sinal-ruído e distorção (SNDR) e número efetivo de bits (ENOB) de 95,71 dB/15,60 bits e 82,28 dB/13,37 bits, respectivamente. Este CT-SDM apresentou um consumo de 40,02 μW resultando em uma Figura de mérito (FoM) de Walden de 94,50 fj/conv., desconsiderando a potência do 2° e 3° integradores. Palavras-chave: Modulação Sigma-delta, Conversor Analógico-Digital, Sinais de Áudio, Baixa Tensão.