Um mecanismo de busca especulativa de múltiplos fluxos de instruções

Detalhes bibliográficos
Ano de defesa: 1997
Autor(a) principal: Santos, Rafael Ramos dos
Orientador(a): Navaux, Philippe Olivier Alexandre
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Não Informado pela instituição
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Arquitetura de computadores
Arquiteturas super escalares
Palavras-chave em Inglês:
Pipelining
Instruction-level parallelism
Superscalar architectures
Link de acesso: http://hdl.handle.net/10183/18274
Resumo: Este trabalho apresenta um novo modelo de busca especulativa de múltiplos fluxos de instruções em arquiteturas superescalares. A avaliação de desempenho de uma arquitetura superescalar com esta característica é também apresentada como forma de validar o modelo proposto e comparar seu desempenho frente a uma arquitetura superescalar real. O modelo em questão pretende eliminar a latência de busca de instruções introduzida pela ocorrência de comandos de desvio em pipelines superescalares. O desempenho de uma arquitetura superescalar dotada de escalonamento dinâmico de instruções, previsão de desvios e execução especulatva é bastante inferior ao desempenho máximo teórico esperado. Como demonstrado em outros trabalhos, isto ocorre devido às constantes quebras de fluxo, derivadas de instruções de desvio, e do conseqüente esvaziamento da fila de instruções. O emprego desta técnica permite encadear instruções pertencentes a diferentes fluxos lógicos, logo após a identificação de uma instrução de desvio, disponibilizando um maior número de instruções ao mecanismo de escalonamento dinâmico e diminuindo o número de ciclos com despacho nulo devido as quebras de fluxo. Algumas considerações sobre a implementação do modelo descrito são apresentadas ao final do trabalho assim como sugestões para trabalhos futuros.
id URGS_08e7cd69ce733ad94e723e030ed371e9
oai_identifier_str oai:www.lume.ufrgs.br:10183/18274
network_acronym_str URGS
network_name_str Biblioteca Digital de Teses e Dissertações da UFRGS
repository_id_str
spelling Santos, Rafael Ramos dosNavaux, Philippe Olivier Alexandre2010-01-19T04:14:42Z1997http://hdl.handle.net/10183/18274000102971Este trabalho apresenta um novo modelo de busca especulativa de múltiplos fluxos de instruções em arquiteturas superescalares. A avaliação de desempenho de uma arquitetura superescalar com esta característica é também apresentada como forma de validar o modelo proposto e comparar seu desempenho frente a uma arquitetura superescalar real. O modelo em questão pretende eliminar a latência de busca de instruções introduzida pela ocorrência de comandos de desvio em pipelines superescalares. O desempenho de uma arquitetura superescalar dotada de escalonamento dinâmico de instruções, previsão de desvios e execução especulatva é bastante inferior ao desempenho máximo teórico esperado. Como demonstrado em outros trabalhos, isto ocorre devido às constantes quebras de fluxo, derivadas de instruções de desvio, e do conseqüente esvaziamento da fila de instruções. O emprego desta técnica permite encadear instruções pertencentes a diferentes fluxos lógicos, logo após a identificação de uma instrução de desvio, disponibilizando um maior número de instruções ao mecanismo de escalonamento dinâmico e diminuindo o número de ciclos com despacho nulo devido as quebras de fluxo. Algumas considerações sobre a implementação do modelo descrito são apresentadas ao final do trabalho assim como sugestões para trabalhos futuros.This work presents a new model to fetch instructions along multiple streams in superscalar pipelines. Also, the performance evaluation of a superscalar architecture including this feature is presented in order to validate the model and to compare its performance with a real superscalar architecture. The proposed technique intents to eliminate the instruction fetch latency introduced by branch instructions in superscalar pipelines. The performance delivered by a superscalar architecture which incorporate dynamic instruction scheduling, branch prediction and speculative execution is not the expected one which should be at least proportional to the number of functional units. Related works have shown that constant stream breaks caused by disruptions in the sequential flow of control reduce the amount of instructions into the instruction queue. This technique allows instruction fetch through different logic streams, as soon as the branch instruction has been detected during the fetch. The scheduler needs a large instruction window to be able to schedule efficiently consequently the instructions window should hold as many instructions as possible to allow an efficient schedule. The improvement realized by the proposed scheme is to increase the size of the instruction window by putting there more instructions avoiding interruptions on the event of branch occurrence. Some considerations about the implementation of this model are presented at final as well as suggestions to future works.application/pdfporArquitetura de computadoresArquiteturas super escalaresPipeliningInstruction-level parallelismSuperscalar architecturesUm mecanismo de busca especulativa de múltiplos fluxos de instruçõesA multistreamed speculative instruction fetch mechanism info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaCurso de Pós-Graduação em Ciência da ComputaçãoPorto Alegre, BR-RS1997mestradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL000102971.pdf000102971.pdfTexto completoapplication/pdf5348721http://www.lume.ufrgs.br/bitstream/10183/18274/1/000102971.pdf426d2d2d84d8e90c550e3bff0bf67783MD51TEXT000102971.pdf.txt000102971.pdf.txtExtracted Texttext/plain147380http://www.lume.ufrgs.br/bitstream/10183/18274/2/000102971.pdf.txte01b395ffb6193d20103442524f2a073MD52THUMBNAIL000102971.pdf.jpg000102971.pdf.jpgGenerated Thumbnailimage/jpeg1177http://www.lume.ufrgs.br/bitstream/10183/18274/3/000102971.pdf.jpg3d30cc7efbee37ff5acaac694fcb12efMD5310183/182742018-10-09 08:37:29.745oai:www.lume.ufrgs.br:10183/18274Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532018-10-09T11:37:29Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false
dc.title.pt_BR.fl_str_mv Um mecanismo de busca especulativa de múltiplos fluxos de instruções
dc.title.alternative.en.fl_str_mv A multistreamed speculative instruction fetch mechanism
title Um mecanismo de busca especulativa de múltiplos fluxos de instruções
spellingShingle Um mecanismo de busca especulativa de múltiplos fluxos de instruções
Santos, Rafael Ramos dos
Arquitetura de computadores
Arquiteturas super escalares
Pipelining
Instruction-level parallelism
Superscalar architectures
title_short Um mecanismo de busca especulativa de múltiplos fluxos de instruções
title_full Um mecanismo de busca especulativa de múltiplos fluxos de instruções
title_fullStr Um mecanismo de busca especulativa de múltiplos fluxos de instruções
title_full_unstemmed Um mecanismo de busca especulativa de múltiplos fluxos de instruções
title_sort Um mecanismo de busca especulativa de múltiplos fluxos de instruções
author Santos, Rafael Ramos dos
author_facet Santos, Rafael Ramos dos
author_role author
dc.contributor.author.fl_str_mv Santos, Rafael Ramos dos
dc.contributor.advisor1.fl_str_mv Navaux, Philippe Olivier Alexandre
contributor_str_mv Navaux, Philippe Olivier Alexandre
dc.subject.por.fl_str_mv Arquitetura de computadores
Arquiteturas super escalares
topic Arquitetura de computadores
Arquiteturas super escalares
Pipelining
Instruction-level parallelism
Superscalar architectures
dc.subject.eng.fl_str_mv Pipelining
Instruction-level parallelism
Superscalar architectures
description Este trabalho apresenta um novo modelo de busca especulativa de múltiplos fluxos de instruções em arquiteturas superescalares. A avaliação de desempenho de uma arquitetura superescalar com esta característica é também apresentada como forma de validar o modelo proposto e comparar seu desempenho frente a uma arquitetura superescalar real. O modelo em questão pretende eliminar a latência de busca de instruções introduzida pela ocorrência de comandos de desvio em pipelines superescalares. O desempenho de uma arquitetura superescalar dotada de escalonamento dinâmico de instruções, previsão de desvios e execução especulatva é bastante inferior ao desempenho máximo teórico esperado. Como demonstrado em outros trabalhos, isto ocorre devido às constantes quebras de fluxo, derivadas de instruções de desvio, e do conseqüente esvaziamento da fila de instruções. O emprego desta técnica permite encadear instruções pertencentes a diferentes fluxos lógicos, logo após a identificação de uma instrução de desvio, disponibilizando um maior número de instruções ao mecanismo de escalonamento dinâmico e diminuindo o número de ciclos com despacho nulo devido as quebras de fluxo. Algumas considerações sobre a implementação do modelo descrito são apresentadas ao final do trabalho assim como sugestões para trabalhos futuros.
publishDate 1997
dc.date.issued.fl_str_mv 1997
dc.date.accessioned.fl_str_mv 2010-01-19T04:14:42Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/10183/18274
dc.identifier.nrb.pt_BR.fl_str_mv 000102971
url http://hdl.handle.net/10183/18274
identifier_str_mv 000102971
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFRGS
instname:Universidade Federal do Rio Grande do Sul (UFRGS)
instacron:UFRGS
instname_str Universidade Federal do Rio Grande do Sul (UFRGS)
instacron_str UFRGS
institution UFRGS
reponame_str Biblioteca Digital de Teses e Dissertações da UFRGS
collection Biblioteca Digital de Teses e Dissertações da UFRGS
bitstream.url.fl_str_mv http://www.lume.ufrgs.br/bitstream/10183/18274/1/000102971.pdf
http://www.lume.ufrgs.br/bitstream/10183/18274/2/000102971.pdf.txt
http://www.lume.ufrgs.br/bitstream/10183/18274/3/000102971.pdf.jpg
bitstream.checksum.fl_str_mv 426d2d2d84d8e90c550e3bff0bf67783
e01b395ffb6193d20103442524f2a073
3d30cc7efbee37ff5acaac694fcb12ef
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)
repository.mail.fl_str_mv lume@ufrgs.br||lume@ufrgs.br
_version_ 1831315869323493376

Registros relacionados