Approximate logic synthesis combining AIG and mapped flows

Detalhes bibliográficos
Ano de defesa: 2025
Autor(a) principal: Pinho, Gabriel Ammes
Orientador(a): Reis, Andre Inacio
Banca de defesa: Não Informado pela instituição
Tipo de documento: Tese
Tipo de acesso: Acesso aberto
Idioma: eng
Instituição de defesa: Não Informado pela instituição
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Palavras-chave em Inglês:
Link de acesso: http://hdl.handle.net/10183/298451
Resumo: Com o crescimento da complexidade de sistemas digitais, o avanço tecnológico guiado pela Lei de Moore está alcançando limites físicos e econômicos. Ao mesmo tempo, um grande número de aplicações utilizadas atualmente apresenta resiliência a erros, sendo capaz de produzir resultados aceitáveis na presença de erros durante a execução. Nesse contexto, a computação aproximada aparece como um paradigma computacional para otimizar o desempenho ou a eficiência energética de um sistema. Esta tese foca na aplica- ção de computação aproximada no nível de circuito, em que a aproximação pode otimizar métricas como consumo de energia, área ou atraso, enquanto modifica o comportamento lógico original do circuito. O trabalho aborda a síntese lógica aproximada (ALS) aplicada a redes booleanas multinível, focando na redução da área dos circuitos-alvo, respeitando um limite de frequência de erros. As contribuições propostas abrangem múltiplos níveis de abstração dentro do fluxo de síntese lógica. Primeiramente, a tese adapta uma estratégia existente de ALS para operar sobre And-Inverter Graphs (AIGs), permitindo uma aproximação estrutural que aproveita a infraestrutura já presente nas ferramentas de síntese. Em seguida, a mesma estratégia de ALS é estendida para circuitos mapeados, uma área de aproximação ainda pouco explorada, respeitando as restrições da biblioteca de células e atingindo novas oportunidades de otimização. Uma contribuição central deste trabalho é a proposta de um fluxo de aproximação conjunto, que combina as estratégias de aproximação nos níveis AIG e mapeado. Contribuições adicionais incluem um estudo de caso relacionado à aplicação de ALS em projetos tolerantes a falhas e um estudo inicial sobre o potencial das técnicas de ALS em problemas tradicionais de síntese lógica. Os resultados demonstram a eficácia dos métodos propostos, com reduções significativas de área, mantendo a taxa de erro dentro dos limites especificados e respeitando os requisitos de atraso. Estratégias de aceleração e ajuste de parâmetros são avaliadas para garantir a escalabilidade dos métodos, e o fluxo unificado se mostra superior às abordagens isoladas. Os resultados experimentais evidenciam a eficácia dos métodos propostos, alcançando reduções significativas de área sem violar os limites de erro e de atraso. O fluxo de aproximação conjunto mostrou-se superior à aplicação isolada de cada fluxo. Comparado com um trabalho relacionado, o fluxo conjunto reduziu a área em 6,5%, enquanto o fluxo em nível mapeado reduziu a área em 3% e diminuiu pela metade o tempode execução. No contexto de tolerância a falhas, os métodos propostos possibilitaram a geração de Redundância Modular Tripla Aproximada (ATMR), apresentando ganhos de área inéditos na literatura e, ao mesmo tempo, ampliando a cobertura de falhas. Além disso, o uso de ALS permitiu uma redução média de 56% na área de funções incompletamente especificadas. Esses resultados reforçam o potencial de ALS em múltiplos níveis de abstração e o potencial da sua aplicação em outras áreas.
id URGS_228ac329aa2f7cff2e1fb624a1bce302
oai_identifier_str oai:www.lume.ufrgs.br:10183/298451
network_acronym_str URGS
network_name_str Biblioteca Digital de Teses e Dissertações da UFRGS
repository_id_str
spelling Pinho, Gabriel AmmesReis, Andre InacioRibas, Renato Perez2025-11-01T07:58:09Z2025http://hdl.handle.net/10183/298451001296116Com o crescimento da complexidade de sistemas digitais, o avanço tecnológico guiado pela Lei de Moore está alcançando limites físicos e econômicos. Ao mesmo tempo, um grande número de aplicações utilizadas atualmente apresenta resiliência a erros, sendo capaz de produzir resultados aceitáveis na presença de erros durante a execução. Nesse contexto, a computação aproximada aparece como um paradigma computacional para otimizar o desempenho ou a eficiência energética de um sistema. Esta tese foca na aplica- ção de computação aproximada no nível de circuito, em que a aproximação pode otimizar métricas como consumo de energia, área ou atraso, enquanto modifica o comportamento lógico original do circuito. O trabalho aborda a síntese lógica aproximada (ALS) aplicada a redes booleanas multinível, focando na redução da área dos circuitos-alvo, respeitando um limite de frequência de erros. As contribuições propostas abrangem múltiplos níveis de abstração dentro do fluxo de síntese lógica. Primeiramente, a tese adapta uma estratégia existente de ALS para operar sobre And-Inverter Graphs (AIGs), permitindo uma aproximação estrutural que aproveita a infraestrutura já presente nas ferramentas de síntese. Em seguida, a mesma estratégia de ALS é estendida para circuitos mapeados, uma área de aproximação ainda pouco explorada, respeitando as restrições da biblioteca de células e atingindo novas oportunidades de otimização. Uma contribuição central deste trabalho é a proposta de um fluxo de aproximação conjunto, que combina as estratégias de aproximação nos níveis AIG e mapeado. Contribuições adicionais incluem um estudo de caso relacionado à aplicação de ALS em projetos tolerantes a falhas e um estudo inicial sobre o potencial das técnicas de ALS em problemas tradicionais de síntese lógica. Os resultados demonstram a eficácia dos métodos propostos, com reduções significativas de área, mantendo a taxa de erro dentro dos limites especificados e respeitando os requisitos de atraso. Estratégias de aceleração e ajuste de parâmetros são avaliadas para garantir a escalabilidade dos métodos, e o fluxo unificado se mostra superior às abordagens isoladas. Os resultados experimentais evidenciam a eficácia dos métodos propostos, alcançando reduções significativas de área sem violar os limites de erro e de atraso. O fluxo de aproximação conjunto mostrou-se superior à aplicação isolada de cada fluxo. Comparado com um trabalho relacionado, o fluxo conjunto reduziu a área em 6,5%, enquanto o fluxo em nível mapeado reduziu a área em 3% e diminuiu pela metade o tempode execução. No contexto de tolerância a falhas, os métodos propostos possibilitaram a geração de Redundância Modular Tripla Aproximada (ATMR), apresentando ganhos de área inéditos na literatura e, ao mesmo tempo, ampliando a cobertura de falhas. Além disso, o uso de ALS permitiu uma redução média de 56% na área de funções incompletamente especificadas. Esses resultados reforçam o potencial de ALS em múltiplos níveis de abstração e o potencial da sua aplicação em outras áreas.As digital systems grow in complexity, technology scaling driven by Moore’s Law is approaching its physical and economic limits. Many widely used applications, however, exhibit error resilience, allowing acceptable results even under inexact computation. In this context, approximate computing has emerged as a paradigm to improve performance and energy efficiency by introducing controlled imprecision. In particular, the application of approximate computing techniques at the circuit level can optimize metrics such as area, delay, or power, while deviating from the original circuit logic behavior. This work investigates approximate logic synthesis (ALS) to automatically generate approximate circuits targeting multilevel Boolean network representations. The main objective is to reduce circuit area under bounded error constraints. The proposed contributions span multiple abstraction levels within the logic synthesis flow. First, an existing ALS strategy is adapted to And-Inverter Graphs (AIGs), enabling structural approximation integrated with current synthesis tools. Next, the approach is extended to technology-mapped circuits, a less explored domain that respects cell library constraints and opens new optimization opportunities. A joint approximation flow is then introduced, combining AIGand mapped-level strategies to exploit multiple abstraction levels simultaneously. Further contributions include a study on applying ALS to fault-tolerant designs and an early exploration of ALS in traditional logic synthesis. Experimental results demonstrate the effectiveness of the proposed methods, with significant area reductions while respecting the error threshold and timing constraints. At the same time, the joint approximation flow produces better approximate circuits than either flow individually. The mapped flow reduced the area by 3% while halving the runtime compared to related work, while the joint flow achieved a 6.5% area reduction. For fault tolerance, the proposed methods generated Approximate Triple Modular Redundancy (ATMR) with area savings not previously reported in the literature, while improving fault coverage. Additionally, ALS reduced the area of incompletely specified functions by an average of 56%. These results highlight the potential of developing ALS tools over multiple abstraction levels and their potential usage in broader contexts.application/pdfengComputação aproximadaSíntese lógicaTolerância a falhasEficiência energéticaOtimizaçãoCircuitos mapeadosApproximate logic synthesisMultilevel optimizationApproximate triple modular redundancyApproximate logic synthesis combining AIG and mapped flowsSíntese lógica aproximada combinando fluxos de AIG e circuitos mapeados info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPrograma de Pós-Graduação em ComputaçãoPorto Alegre, BR-RS2025doutoradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSTEXT001296116.pdf.txt001296116.pdf.txtExtracted Texttext/plain733810http://www.lume.ufrgs.br/bitstream/10183/298451/2/001296116.pdf.txtfeae6fc22acb9cc390a81b0f12ca5b7dMD52ORIGINAL001296116.pdfTexto completo (inglês)application/pdf6586153http://www.lume.ufrgs.br/bitstream/10183/298451/1/001296116.pdf2cdb6268c21bdd2075a63e2a2258b823MD5110183/2984512025-11-02 08:59:28.669597oai:www.lume.ufrgs.br:10183/298451Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br || lume@ufrgs.bropendoar:18532025-11-02T10:59:28Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false
dc.title.pt_BR.fl_str_mv Approximate logic synthesis combining AIG and mapped flows
dc.title.alternative.pt.fl_str_mv Síntese lógica aproximada combinando fluxos de AIG e circuitos mapeados
title Approximate logic synthesis combining AIG and mapped flows
spellingShingle Approximate logic synthesis combining AIG and mapped flows
Pinho, Gabriel Ammes
Computação aproximada
Síntese lógica
Tolerância a falhas
Eficiência energética
Otimização
Circuitos mapeados
Approximate logic synthesis
Multilevel optimization
Approximate triple modular redundancy
title_short Approximate logic synthesis combining AIG and mapped flows
title_full Approximate logic synthesis combining AIG and mapped flows
title_fullStr Approximate logic synthesis combining AIG and mapped flows
title_full_unstemmed Approximate logic synthesis combining AIG and mapped flows
title_sort Approximate logic synthesis combining AIG and mapped flows
author Pinho, Gabriel Ammes
author_facet Pinho, Gabriel Ammes
author_role author
dc.contributor.author.fl_str_mv Pinho, Gabriel Ammes
dc.contributor.advisor1.fl_str_mv Reis, Andre Inacio
dc.contributor.advisor-co1.fl_str_mv Ribas, Renato Perez
contributor_str_mv Reis, Andre Inacio
Ribas, Renato Perez
dc.subject.por.fl_str_mv Computação aproximada
Síntese lógica
Tolerância a falhas
Eficiência energética
Otimização
Circuitos mapeados
topic Computação aproximada
Síntese lógica
Tolerância a falhas
Eficiência energética
Otimização
Circuitos mapeados
Approximate logic synthesis
Multilevel optimization
Approximate triple modular redundancy
dc.subject.eng.fl_str_mv Approximate logic synthesis
Multilevel optimization
Approximate triple modular redundancy
description Com o crescimento da complexidade de sistemas digitais, o avanço tecnológico guiado pela Lei de Moore está alcançando limites físicos e econômicos. Ao mesmo tempo, um grande número de aplicações utilizadas atualmente apresenta resiliência a erros, sendo capaz de produzir resultados aceitáveis na presença de erros durante a execução. Nesse contexto, a computação aproximada aparece como um paradigma computacional para otimizar o desempenho ou a eficiência energética de um sistema. Esta tese foca na aplica- ção de computação aproximada no nível de circuito, em que a aproximação pode otimizar métricas como consumo de energia, área ou atraso, enquanto modifica o comportamento lógico original do circuito. O trabalho aborda a síntese lógica aproximada (ALS) aplicada a redes booleanas multinível, focando na redução da área dos circuitos-alvo, respeitando um limite de frequência de erros. As contribuições propostas abrangem múltiplos níveis de abstração dentro do fluxo de síntese lógica. Primeiramente, a tese adapta uma estratégia existente de ALS para operar sobre And-Inverter Graphs (AIGs), permitindo uma aproximação estrutural que aproveita a infraestrutura já presente nas ferramentas de síntese. Em seguida, a mesma estratégia de ALS é estendida para circuitos mapeados, uma área de aproximação ainda pouco explorada, respeitando as restrições da biblioteca de células e atingindo novas oportunidades de otimização. Uma contribuição central deste trabalho é a proposta de um fluxo de aproximação conjunto, que combina as estratégias de aproximação nos níveis AIG e mapeado. Contribuições adicionais incluem um estudo de caso relacionado à aplicação de ALS em projetos tolerantes a falhas e um estudo inicial sobre o potencial das técnicas de ALS em problemas tradicionais de síntese lógica. Os resultados demonstram a eficácia dos métodos propostos, com reduções significativas de área, mantendo a taxa de erro dentro dos limites especificados e respeitando os requisitos de atraso. Estratégias de aceleração e ajuste de parâmetros são avaliadas para garantir a escalabilidade dos métodos, e o fluxo unificado se mostra superior às abordagens isoladas. Os resultados experimentais evidenciam a eficácia dos métodos propostos, alcançando reduções significativas de área sem violar os limites de erro e de atraso. O fluxo de aproximação conjunto mostrou-se superior à aplicação isolada de cada fluxo. Comparado com um trabalho relacionado, o fluxo conjunto reduziu a área em 6,5%, enquanto o fluxo em nível mapeado reduziu a área em 3% e diminuiu pela metade o tempode execução. No contexto de tolerância a falhas, os métodos propostos possibilitaram a geração de Redundância Modular Tripla Aproximada (ATMR), apresentando ganhos de área inéditos na literatura e, ao mesmo tempo, ampliando a cobertura de falhas. Além disso, o uso de ALS permitiu uma redução média de 56% na área de funções incompletamente especificadas. Esses resultados reforçam o potencial de ALS em múltiplos níveis de abstração e o potencial da sua aplicação em outras áreas.
publishDate 2025
dc.date.accessioned.fl_str_mv 2025-11-01T07:58:09Z
dc.date.issued.fl_str_mv 2025
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/doctoralThesis
format doctoralThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/10183/298451
dc.identifier.nrb.pt_BR.fl_str_mv 001296116
url http://hdl.handle.net/10183/298451
identifier_str_mv 001296116
dc.language.iso.fl_str_mv eng
language eng
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFRGS
instname:Universidade Federal do Rio Grande do Sul (UFRGS)
instacron:UFRGS
instname_str Universidade Federal do Rio Grande do Sul (UFRGS)
instacron_str UFRGS
institution UFRGS
reponame_str Biblioteca Digital de Teses e Dissertações da UFRGS
collection Biblioteca Digital de Teses e Dissertações da UFRGS
bitstream.url.fl_str_mv http://www.lume.ufrgs.br/bitstream/10183/298451/2/001296116.pdf.txt
http://www.lume.ufrgs.br/bitstream/10183/298451/1/001296116.pdf
bitstream.checksum.fl_str_mv feae6fc22acb9cc390a81b0f12ca5b7d
2cdb6268c21bdd2075a63e2a2258b823
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)
repository.mail.fl_str_mv lume@ufrgs.br || lume@ufrgs.br
_version_ 1854319305647194112