Arquitetura de um decodificador de áudio para o Sistema Brasileiro de Televisão Digital e sua implementação em FPGA

Detalhes bibliográficos
Ano de defesa: 2011
Autor(a) principal: Renner, Adriano
Orientador(a): Susin, Altamiro Amadeu
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Não Informado pela instituição
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Microeletrônica
Áudio digital
FPGA
Palavras-chave em Inglês:
MPEG-4 AAC
SBTVD
Digital audio
AAC LC
Audio decoding
FPGA
Link de acesso: http://hdl.handle.net/10183/49363
Resumo: O Sistema Brasileiro de Televisão Digital estabeleceu como padrão de codificação de áudio o algoritmo MPEG-4 Advanced Audio Coding, mais precisamente nos perfis Low Complexity, High Efficiency versão 1 e High Efficiency versão 2. O trabalho apresenta um estudo detalhado sobre o padrão, contendo desde alguns conceitos da psicoacústica como o mascaramento até a metodologia de decodificação do stream codificado, sempre voltado para o mercado do SBTVD. É proposta uma arquitetura em hardware para um decodificador compatível com o padrão MPEG-4 AAC LC. O decodificador é separado em dois grandes blocos mantendo em um deles o banco de filtros, considerado a parte mais custosa em termos de processamento. No bloco restante é realizada a decodificação do espectro, onde ocorre a decodificação dos códigos de Huffman, o segundo ponto crítico do algoritmo em termos de demandas computacionais. Por fim é descrita a implementação da arquitetura proposta em VHDL para prototipação em um FPGA da família Cyclone II da Altera.
id URGS_59ef336ee96e35aa47a0fa6a3d893150
oai_identifier_str oai:www.lume.ufrgs.br:10183/49363
network_acronym_str URGS
network_name_str Biblioteca Digital de Teses e Dissertações da UFRGS
repository_id_str
spelling Renner, AdrianoSusin, Altamiro Amadeu2012-06-02T01:34:21Z2011http://hdl.handle.net/10183/49363000835551O Sistema Brasileiro de Televisão Digital estabeleceu como padrão de codificação de áudio o algoritmo MPEG-4 Advanced Audio Coding, mais precisamente nos perfis Low Complexity, High Efficiency versão 1 e High Efficiency versão 2. O trabalho apresenta um estudo detalhado sobre o padrão, contendo desde alguns conceitos da psicoacústica como o mascaramento até a metodologia de decodificação do stream codificado, sempre voltado para o mercado do SBTVD. É proposta uma arquitetura em hardware para um decodificador compatível com o padrão MPEG-4 AAC LC. O decodificador é separado em dois grandes blocos mantendo em um deles o banco de filtros, considerado a parte mais custosa em termos de processamento. No bloco restante é realizada a decodificação do espectro, onde ocorre a decodificação dos códigos de Huffman, o segundo ponto crítico do algoritmo em termos de demandas computacionais. Por fim é descrita a implementação da arquitetura proposta em VHDL para prototipação em um FPGA da família Cyclone II da Altera.MPEG-4 Advanced Audio Coding is the chosen algorithm for the Brazilian Digital Television System (SBTVD), supporting the Low Complexity, High Efficiency version 1 and High Efficiency version 2 profiles. A detailed study of the algorithm is presented, ranging from psychoacoustics concepts like masking to a review of the AAC bitstream decoding process, always keeping in mind the SBTVD. A digital hardware architecture is proposed, in which the algorithm is split in two separate blocks, one of them containing the Filter Bank, considered the most demanding task. The other block is responsible for decoding the coded spectrum, which contains the second most demanding task of the system: the Huffman decoding. In the final part of this work the conversion of the proposed architecture into VHDL modules meant to be prototyped with an Altera Cyclone II FPGA is described.application/pdfporMicroeletrônicaÁudio digitalFPGAMPEG-4 AACSBTVDDigital audioAAC LCAudio decodingFPGAArquitetura de um decodificador de áudio para o Sistema Brasileiro de Televisão Digital e sua implementação em FPGAinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisUniversidade Federal do Rio Grande do SulEscola de EngenhariaPrograma de Pós-Graduação em Engenharia ElétricaPorto Alegre, BR-RS2011mestradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL000835551.pdf000835551.pdfTexto completoapplication/pdf894282http://www.lume.ufrgs.br/bitstream/10183/49363/1/000835551.pdfc6bbea37c1bfc455f5dea57ec732afd8MD51TEXT000835551.pdf.txt000835551.pdf.txtExtracted Texttext/plain175289http://www.lume.ufrgs.br/bitstream/10183/49363/2/000835551.pdf.txta9083bbc6e3843fb64f6fc765241c1e9MD52THUMBNAIL000835551.pdf.jpg000835551.pdf.jpgGenerated Thumbnailimage/jpeg1043http://www.lume.ufrgs.br/bitstream/10183/49363/3/000835551.pdf.jpg2005261c0df68ab576ce14ee927bb594MD5310183/493632024-10-25 06:44:11.244612oai:www.lume.ufrgs.br:10183/49363Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532024-10-25T09:44:11Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false
dc.title.pt_BR.fl_str_mv Arquitetura de um decodificador de áudio para o Sistema Brasileiro de Televisão Digital e sua implementação em FPGA
title Arquitetura de um decodificador de áudio para o Sistema Brasileiro de Televisão Digital e sua implementação em FPGA
spellingShingle Arquitetura de um decodificador de áudio para o Sistema Brasileiro de Televisão Digital e sua implementação em FPGA
Renner, Adriano
Microeletrônica
Áudio digital
FPGA
MPEG-4 AAC
SBTVD
Digital audio
AAC LC
Audio decoding
FPGA
title_short Arquitetura de um decodificador de áudio para o Sistema Brasileiro de Televisão Digital e sua implementação em FPGA
title_full Arquitetura de um decodificador de áudio para o Sistema Brasileiro de Televisão Digital e sua implementação em FPGA
title_fullStr Arquitetura de um decodificador de áudio para o Sistema Brasileiro de Televisão Digital e sua implementação em FPGA
title_full_unstemmed Arquitetura de um decodificador de áudio para o Sistema Brasileiro de Televisão Digital e sua implementação em FPGA
title_sort Arquitetura de um decodificador de áudio para o Sistema Brasileiro de Televisão Digital e sua implementação em FPGA
author Renner, Adriano
author_facet Renner, Adriano
author_role author
dc.contributor.author.fl_str_mv Renner, Adriano
dc.contributor.advisor1.fl_str_mv Susin, Altamiro Amadeu
contributor_str_mv Susin, Altamiro Amadeu
dc.subject.por.fl_str_mv Microeletrônica
Áudio digital
FPGA
topic Microeletrônica
Áudio digital
FPGA
MPEG-4 AAC
SBTVD
Digital audio
AAC LC
Audio decoding
FPGA
dc.subject.eng.fl_str_mv MPEG-4 AAC
SBTVD
Digital audio
AAC LC
Audio decoding
FPGA
description O Sistema Brasileiro de Televisão Digital estabeleceu como padrão de codificação de áudio o algoritmo MPEG-4 Advanced Audio Coding, mais precisamente nos perfis Low Complexity, High Efficiency versão 1 e High Efficiency versão 2. O trabalho apresenta um estudo detalhado sobre o padrão, contendo desde alguns conceitos da psicoacústica como o mascaramento até a metodologia de decodificação do stream codificado, sempre voltado para o mercado do SBTVD. É proposta uma arquitetura em hardware para um decodificador compatível com o padrão MPEG-4 AAC LC. O decodificador é separado em dois grandes blocos mantendo em um deles o banco de filtros, considerado a parte mais custosa em termos de processamento. No bloco restante é realizada a decodificação do espectro, onde ocorre a decodificação dos códigos de Huffman, o segundo ponto crítico do algoritmo em termos de demandas computacionais. Por fim é descrita a implementação da arquitetura proposta em VHDL para prototipação em um FPGA da família Cyclone II da Altera.
publishDate 2011
dc.date.issued.fl_str_mv 2011
dc.date.accessioned.fl_str_mv 2012-06-02T01:34:21Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/10183/49363
dc.identifier.nrb.pt_BR.fl_str_mv 000835551
url http://hdl.handle.net/10183/49363
identifier_str_mv 000835551
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFRGS
instname:Universidade Federal do Rio Grande do Sul (UFRGS)
instacron:UFRGS
instname_str Universidade Federal do Rio Grande do Sul (UFRGS)
instacron_str UFRGS
institution UFRGS
reponame_str Biblioteca Digital de Teses e Dissertações da UFRGS
collection Biblioteca Digital de Teses e Dissertações da UFRGS
bitstream.url.fl_str_mv http://www.lume.ufrgs.br/bitstream/10183/49363/1/000835551.pdf
http://www.lume.ufrgs.br/bitstream/10183/49363/2/000835551.pdf.txt
http://www.lume.ufrgs.br/bitstream/10183/49363/3/000835551.pdf.jpg
bitstream.checksum.fl_str_mv c6bbea37c1bfc455f5dea57ec732afd8
a9083bbc6e3843fb64f6fc765241c1e9
2005261c0df68ab576ce14ee927bb594
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)
repository.mail.fl_str_mv lume@ufrgs.br||lume@ufrgs.br
_version_ 1831315909557354496

Registros relacionados