Improving efficiency of general Purpose computer systems by adopting processing-in-memory architecture

Detalhes bibliográficos
Ano de defesa: 2020
Autor(a) principal: Silva Junior, Paulo Cesar Santos da
Orientador(a): Beck Filho, Antonio Carlos Schneider
Banca de defesa: Não Informado pela instituição
Tipo de documento: Tese
Tipo de acesso: Acesso aberto
Idioma: eng
Instituição de defesa: Não Informado pela instituição
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Palavras-chave em Inglês:
Link de acesso: http://hdl.handle.net/10183/206348
Resumo: Por décadas as limitações inerentes aos sistemas de computadores tradicionais baseados em arquiteturas Von Neumann têm sido ofuscadas pelos avanços arquiteturais e a constante evolução tecnológica. Entretanto, nos últimos anos, o avanço tecnológico tem sido lento, e no corrente passo, a tecnologia tem contribuído cada vez menos com o desempenho dos sistemas modernos. Desta forma, uma nova era surge demandando abordagens arquiteturais disruptivas, seja na criação de novas arquiteturas ou na maneira que as existentes são utilizadas. Suportado pelas tecnologias de empilhamento 3D que permite integração de memória e lógica, novas oportunidades de reviver antigas técnicas têm emergido. Uma destas é o Processamento-em-Memória (PIM), a qual provê recursos para computar dados diretamente em memória. Esta tese toma vantagem destas novas oportunidades desenvolvendo um projeto de PIM que busca mitigar as limitações das arquiteturas atuais. Embora disrupitivo quanto ao desempenho, eficiência e programabilidade, a abordagem apresentada pretende ser de propósito geral. Entretanto, diversos desafios devem ser vencidos para permitir a adoção de PIMs. Além disto, estes desafios tornam-se ainda mais complexos quando os objetivos consistem em reduzir as deficiências das arquiteturas de propósito geral atuais, e possibilitar a utilização de PIM como parte de ambientes de propósito geral. A arquitetura PIM apresentada nesta tese permite aumentar o desempenho e a eficiência energética dos sistemas de propósito geral através da adoção da Unidade Vetorial Reconfigurável (RVU), enquanto provê o compilador para processamento-emmemória (PRIMO), um conjunto de ferramentas que automaticamente explora os recursos deponíveis no PIM. O PIM RVU pode superar os processadores de propósito geral atuais atingindo teóricos 2 TFLOPS. O PIM proposto também é capaz de alcançar alta eficiência em termos de potência atingindo 232 GFLOPS/Watt.
id URGS_5d0a0194fcb23d859be77a9d9380ac62
oai_identifier_str oai:www.lume.ufrgs.br:10183/206348
network_acronym_str URGS
network_name_str Biblioteca Digital de Teses e Dissertações da UFRGS
repository_id_str
spelling Silva Junior, Paulo Cesar Santos daBeck Filho, Antonio Carlos SchneiderAlves, Marco Antonio Zanata2020-02-29T04:21:52Z2020http://hdl.handle.net/10183/206348001112144Por décadas as limitações inerentes aos sistemas de computadores tradicionais baseados em arquiteturas Von Neumann têm sido ofuscadas pelos avanços arquiteturais e a constante evolução tecnológica. Entretanto, nos últimos anos, o avanço tecnológico tem sido lento, e no corrente passo, a tecnologia tem contribuído cada vez menos com o desempenho dos sistemas modernos. Desta forma, uma nova era surge demandando abordagens arquiteturais disruptivas, seja na criação de novas arquiteturas ou na maneira que as existentes são utilizadas. Suportado pelas tecnologias de empilhamento 3D que permite integração de memória e lógica, novas oportunidades de reviver antigas técnicas têm emergido. Uma destas é o Processamento-em-Memória (PIM), a qual provê recursos para computar dados diretamente em memória. Esta tese toma vantagem destas novas oportunidades desenvolvendo um projeto de PIM que busca mitigar as limitações das arquiteturas atuais. Embora disrupitivo quanto ao desempenho, eficiência e programabilidade, a abordagem apresentada pretende ser de propósito geral. Entretanto, diversos desafios devem ser vencidos para permitir a adoção de PIMs. Além disto, estes desafios tornam-se ainda mais complexos quando os objetivos consistem em reduzir as deficiências das arquiteturas de propósito geral atuais, e possibilitar a utilização de PIM como parte de ambientes de propósito geral. A arquitetura PIM apresentada nesta tese permite aumentar o desempenho e a eficiência energética dos sistemas de propósito geral através da adoção da Unidade Vetorial Reconfigurável (RVU), enquanto provê o compilador para processamento-emmemória (PRIMO), um conjunto de ferramentas que automaticamente explora os recursos deponíveis no PIM. O PIM RVU pode superar os processadores de propósito geral atuais atingindo teóricos 2 TFLOPS. O PIM proposto também é capaz de alcançar alta eficiência em termos de potência atingindo 232 GFLOPS/Watt.For decades the inherent limitations of traditional Von Neumann-based computer systems have been overshadowed by the fine-grain architectural advancements and the everincreasing technological evolution. However, in the last years, the technological advance has been slower, and at the current pace, the technology has contributed less and less to the performance of modern systems. In this way, a new era arises demanding disruptive architectural approaches, either in the creation of new architectures or in the way in which the existing ones are used. Supported by 3D-stacking technologies that allow integration of memory and logic, new opportunities to revive old techniques have emerged. One of these is Processing-in-Memory (PIM), which provides resources for computing data directly in memory. This thesis takes advantage of these new opportunities by developing a PIM design targeting to mitigate the current architectures limitations. Although disruptive in the sense of performance, efficiency and programmability, the presented approach intends to be general-purpose friendly. However, several challenges must be overpassed to allow PIM adoption. Moreover, these challenges are burdensome when the goal consists of overcoming current general-purpose architectures deficiencies, and allowing the use of PIM as part of a general-purpose environment. The design shown in this thesis allows to improve the overall performance and energy efficiency of the general-purpose systems by adopting the Reconfigurable Vector Unit (RVU) architecture, while providing Processing-In-Memory cOmpiler (PRIMO), a complete tool set that automatically exploits the available PIM resources. The RVU PIM approach can outperform the current General Purpose Processors (GPPs) by achieving theoretically 2 TFLOPS. Also, the proposed PIM exceeds the ARM processors’ power efficiency by achieving 232 GFLOPS/Watt.application/pdfengMemoria : ComputadoresMicroeletrônicaDesempenho : ComputadoresProcessing-in-memory3D-stacked memoryperformance efficiencyenergy efficiencyarea efficiencycode generationcompilerImproving efficiency of general Purpose computer systems by adopting processing-in-memory architectureMelhorando eficiência dos sistemas computacionais de propósito geral através da adoção de uma arquitetura de processamento-em-memória info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPrograma de Pós-Graduação em MicroeletrônicaPorto Alegre, BR-RS2020doutoradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSTEXT001112144.pdf.txt001112144.pdf.txtExtracted Texttext/plain224972http://www.lume.ufrgs.br/bitstream/10183/206348/2/001112144.pdf.txte06748230987a066ce817000215effccMD52ORIGINAL001112144.pdfTexto completo (inglês)application/pdf9523790http://www.lume.ufrgs.br/bitstream/10183/206348/1/001112144.pdf80634d54c2c666d746b3f107020d6b33MD5110183/2063482021-05-26 04:47:27.764407oai:www.lume.ufrgs.br:10183/206348Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532021-05-26T07:47:27Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false
dc.title.pt_BR.fl_str_mv Improving efficiency of general Purpose computer systems by adopting processing-in-memory architecture
dc.title.alternative.pt.fl_str_mv Melhorando eficiência dos sistemas computacionais de propósito geral através da adoção de uma arquitetura de processamento-em-memória
title Improving efficiency of general Purpose computer systems by adopting processing-in-memory architecture
spellingShingle Improving efficiency of general Purpose computer systems by adopting processing-in-memory architecture
Silva Junior, Paulo Cesar Santos da
Memoria : Computadores
Microeletrônica
Desempenho : Computadores
Processing-in-memory
3D-stacked memory
performance efficiency
energy efficiency
area efficiency
code generation
compiler
title_short Improving efficiency of general Purpose computer systems by adopting processing-in-memory architecture
title_full Improving efficiency of general Purpose computer systems by adopting processing-in-memory architecture
title_fullStr Improving efficiency of general Purpose computer systems by adopting processing-in-memory architecture
title_full_unstemmed Improving efficiency of general Purpose computer systems by adopting processing-in-memory architecture
title_sort Improving efficiency of general Purpose computer systems by adopting processing-in-memory architecture
author Silva Junior, Paulo Cesar Santos da
author_facet Silva Junior, Paulo Cesar Santos da
author_role author
dc.contributor.author.fl_str_mv Silva Junior, Paulo Cesar Santos da
dc.contributor.advisor1.fl_str_mv Beck Filho, Antonio Carlos Schneider
dc.contributor.advisor-co1.fl_str_mv Alves, Marco Antonio Zanata
contributor_str_mv Beck Filho, Antonio Carlos Schneider
Alves, Marco Antonio Zanata
dc.subject.por.fl_str_mv Memoria : Computadores
Microeletrônica
Desempenho : Computadores
topic Memoria : Computadores
Microeletrônica
Desempenho : Computadores
Processing-in-memory
3D-stacked memory
performance efficiency
energy efficiency
area efficiency
code generation
compiler
dc.subject.eng.fl_str_mv Processing-in-memory
3D-stacked memory
performance efficiency
energy efficiency
area efficiency
code generation
compiler
description Por décadas as limitações inerentes aos sistemas de computadores tradicionais baseados em arquiteturas Von Neumann têm sido ofuscadas pelos avanços arquiteturais e a constante evolução tecnológica. Entretanto, nos últimos anos, o avanço tecnológico tem sido lento, e no corrente passo, a tecnologia tem contribuído cada vez menos com o desempenho dos sistemas modernos. Desta forma, uma nova era surge demandando abordagens arquiteturais disruptivas, seja na criação de novas arquiteturas ou na maneira que as existentes são utilizadas. Suportado pelas tecnologias de empilhamento 3D que permite integração de memória e lógica, novas oportunidades de reviver antigas técnicas têm emergido. Uma destas é o Processamento-em-Memória (PIM), a qual provê recursos para computar dados diretamente em memória. Esta tese toma vantagem destas novas oportunidades desenvolvendo um projeto de PIM que busca mitigar as limitações das arquiteturas atuais. Embora disrupitivo quanto ao desempenho, eficiência e programabilidade, a abordagem apresentada pretende ser de propósito geral. Entretanto, diversos desafios devem ser vencidos para permitir a adoção de PIMs. Além disto, estes desafios tornam-se ainda mais complexos quando os objetivos consistem em reduzir as deficiências das arquiteturas de propósito geral atuais, e possibilitar a utilização de PIM como parte de ambientes de propósito geral. A arquitetura PIM apresentada nesta tese permite aumentar o desempenho e a eficiência energética dos sistemas de propósito geral através da adoção da Unidade Vetorial Reconfigurável (RVU), enquanto provê o compilador para processamento-emmemória (PRIMO), um conjunto de ferramentas que automaticamente explora os recursos deponíveis no PIM. O PIM RVU pode superar os processadores de propósito geral atuais atingindo teóricos 2 TFLOPS. O PIM proposto também é capaz de alcançar alta eficiência em termos de potência atingindo 232 GFLOPS/Watt.
publishDate 2020
dc.date.accessioned.fl_str_mv 2020-02-29T04:21:52Z
dc.date.issued.fl_str_mv 2020
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/doctoralThesis
format doctoralThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/10183/206348
dc.identifier.nrb.pt_BR.fl_str_mv 001112144
url http://hdl.handle.net/10183/206348
identifier_str_mv 001112144
dc.language.iso.fl_str_mv eng
language eng
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFRGS
instname:Universidade Federal do Rio Grande do Sul (UFRGS)
instacron:UFRGS
instname_str Universidade Federal do Rio Grande do Sul (UFRGS)
instacron_str UFRGS
institution UFRGS
reponame_str Biblioteca Digital de Teses e Dissertações da UFRGS
collection Biblioteca Digital de Teses e Dissertações da UFRGS
bitstream.url.fl_str_mv http://www.lume.ufrgs.br/bitstream/10183/206348/2/001112144.pdf.txt
http://www.lume.ufrgs.br/bitstream/10183/206348/1/001112144.pdf
bitstream.checksum.fl_str_mv e06748230987a066ce817000215effcc
80634d54c2c666d746b3f107020d6b33
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)
repository.mail.fl_str_mv lume@ufrgs.br||lume@ufrgs.br
_version_ 1797065145988415488