Projeto físico de uma biblioteca de células padrão em altura múltipla para um PDK FinFET preditivo em 7 nm

• Ano de defesa: 2024
• Autor(a) principal: Lemos, Matheus Henrique Ramos
• Orientador(a): Azambuja, José Rodrigo Furlanetto de
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Palavras-chave em Português: Biblioteca de células padrão; Circuitos integrados : Microeletrônica; FinFET; Transistores; Síntese lógica
• Palavras-chave em Inglês: Multi-height; Physical design
• Link de acesso: http://hdl.handle.net/10183/282335

A miniaturização contínua da tecnologia de semicondutores aumentou a procura por circuitos integrados eficientes e de elevado desempenho. Nesse contexto, a tecnologia FinFET surge como uma resposta aos desafios enfrentados pela indústria. Os transistores FinFET, com sua estrutura tridimensional que controla melhor o fluxo de corrente, permitem uma maior densidade de transistores, proporcionando ganhos significativos em desempenho e eficiência energética. As células padrão tradicionais em altura única enfrentam limitações na obtenção de métricas ótimas de potência, desempenho e área, bem como desafios de roteamento. A técnica de altura múltipla permite a definição de uma altura menor para a biblioteca, sem comprometer o projeto de células lógicas que possuem maior complexidade, como as células sequenciais, permitindo flexilidade e desempenho melhorados. O presente trabalho apresenta o desenvolvimento de uma biblioteca de células padrão em altura múltipla em 7 nm, com base na tecnologia FinFET. A análise elétrica e a metodologia de projeto físico das células padrão também são discutidas na dissertação. Isso envolve a definição de métricas de desempenho relevantes, como atraso de propaga- ção, tempos de subida e descida e consumo de potência. Foram projetadas treze células padrão. As funções lógicas flip-flop e multiplexador foram propostas em altura múltipla. A maioria das célula alcançou uma redução de 25%, sendo que o flip-flop tipo D com reset e a XNOR2 alcançaram reduções de 40% e 50%, respectivamente. Os resultados da síntese lógica de benchmarks da ISCAS’89 e ITC’99 demonstraram uma economia de área de até 36% em comparação com uma biblioteca convencional de 6 tracks. Essas descobertas oferecem uma direção promissora para futuros projetos de bibliotecas de células padrão.