Exportação concluída — 

Metodologia de análise da variabilidade em FPGA

Detalhes bibliográficos
Ano de defesa: 2010
Autor(a) principal: Amaral, Raul Vieira
Orientador(a): Wirth, Gilson Inacio
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Não Informado pela instituição
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
FPGA
Circuitos digitais
Sistemas digitais
Palavras-chave em Inglês:
Electrical engineering
FPGA
Variability
Propagation-delay Time
Delay
Within-die
Link de acesso: http://hdl.handle.net/10183/27934
Resumo: Este trabalho visa propor uma metodologia de análise da variabilidade do tempo de atraso de propagação no FPGA. Para alcançar esse objetivo são utilizados três circuitos diferentes: o circuito 1 mede a diferença de atrasos de dois circuitos, o circuito 2 identifica o atraso menor de dois circuitos e, por fim, o terceiro circuito que consiste do oscilador em anel. Cada circuito foi avaliado individualmente numa estrutura BIST, implementada nos FPGA XC3S200-FT256 e EP2C35F672C6. Os métodos utilizados para análise dos dados foram a média móvel, o plano de mínimos quadrados e o teste t-student. A metodologia permitiu mostrar a variabilidade within-die e suas componentes sistêmica e randômica.
id URGS_ce5f1c3f9021e2edb0459b664c298573
oai_identifier_str oai:www.lume.ufrgs.br:10183/27934
network_acronym_str URGS
network_name_str Biblioteca Digital de Teses e Dissertações da UFRGS
repository_id_str
spelling Amaral, Raul VieiraWirth, Gilson Inacio2011-03-01T05:59:28Z2010http://hdl.handle.net/10183/27934000765011Este trabalho visa propor uma metodologia de análise da variabilidade do tempo de atraso de propagação no FPGA. Para alcançar esse objetivo são utilizados três circuitos diferentes: o circuito 1 mede a diferença de atrasos de dois circuitos, o circuito 2 identifica o atraso menor de dois circuitos e, por fim, o terceiro circuito que consiste do oscilador em anel. Cada circuito foi avaliado individualmente numa estrutura BIST, implementada nos FPGA XC3S200-FT256 e EP2C35F672C6. Os métodos utilizados para análise dos dados foram a média móvel, o plano de mínimos quadrados e o teste t-student. A metodologia permitiu mostrar a variabilidade within-die e suas componentes sistêmica e randômica.This work aims to propose a methodology of analysis of variability of propagation-delay time in FPGA. To achieve this goal three different circuits are implemented: the circuit 1 measures the delay difference of two logic paths, the circuit 2 identifies smallest delay of two logic paths, and finally the third circuit consists of a ring oscillator. Each circuit has been assessed individually in a BIST structure, implemented in FPGAs XC3S200-FT256 and EP2C35F672C6. The methods used for data analysis were the moving average, least-squares plane and the t-student test. The methodology has allowed to evaluate the within-die variability and its systemic and random components.application/pdfporFPGACircuitos digitaisSistemas digitaisElectrical engineeringFPGAVariabilityPropagation-delay TimeDelayWithin-dieMetodologia de análise da variabilidade em FPGAinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisUniversidade Federal do Rio Grande do SulEscola de EngenhariaPrograma de Pós-Graduação em Engenharia ElétricaPorto Alegre, BR-RS2010mestradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSTEXT000765011.pdf.txt000765011.pdf.txtExtracted Texttext/plain191409http://www.lume.ufrgs.br/bitstream/10183/27934/2/000765011.pdf.txt9f631718d31b6398c4fe11df2e1f1518MD52ORIGINAL000765011.pdf000765011.pdfTexto completoapplication/pdf1831769http://www.lume.ufrgs.br/bitstream/10183/27934/1/000765011.pdfa9774943c054b707eec5c56ddd23a3afMD51THUMBNAIL000765011.pdf.jpg000765011.pdf.jpgGenerated Thumbnailimage/jpeg1052http://www.lume.ufrgs.br/bitstream/10183/27934/3/000765011.pdf.jpgab250ccd2a10b4f42b2c7279589b78b1MD5310183/279342024-10-25 06:43:41.66463oai:www.lume.ufrgs.br:10183/27934Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532024-10-25T09:43:41Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false
dc.title.pt_BR.fl_str_mv Metodologia de análise da variabilidade em FPGA
title Metodologia de análise da variabilidade em FPGA
spellingShingle Metodologia de análise da variabilidade em FPGA
Amaral, Raul Vieira
FPGA
Circuitos digitais
Sistemas digitais
Electrical engineering
FPGA
Variability
Propagation-delay Time
Delay
Within-die
title_short Metodologia de análise da variabilidade em FPGA
title_full Metodologia de análise da variabilidade em FPGA
title_fullStr Metodologia de análise da variabilidade em FPGA
title_full_unstemmed Metodologia de análise da variabilidade em FPGA
title_sort Metodologia de análise da variabilidade em FPGA
author Amaral, Raul Vieira
author_facet Amaral, Raul Vieira
author_role author
dc.contributor.author.fl_str_mv Amaral, Raul Vieira
dc.contributor.advisor1.fl_str_mv Wirth, Gilson Inacio
contributor_str_mv Wirth, Gilson Inacio
dc.subject.por.fl_str_mv FPGA
Circuitos digitais
Sistemas digitais
topic FPGA
Circuitos digitais
Sistemas digitais
Electrical engineering
FPGA
Variability
Propagation-delay Time
Delay
Within-die
dc.subject.eng.fl_str_mv Electrical engineering
FPGA
Variability
Propagation-delay Time
Delay
Within-die
description Este trabalho visa propor uma metodologia de análise da variabilidade do tempo de atraso de propagação no FPGA. Para alcançar esse objetivo são utilizados três circuitos diferentes: o circuito 1 mede a diferença de atrasos de dois circuitos, o circuito 2 identifica o atraso menor de dois circuitos e, por fim, o terceiro circuito que consiste do oscilador em anel. Cada circuito foi avaliado individualmente numa estrutura BIST, implementada nos FPGA XC3S200-FT256 e EP2C35F672C6. Os métodos utilizados para análise dos dados foram a média móvel, o plano de mínimos quadrados e o teste t-student. A metodologia permitiu mostrar a variabilidade within-die e suas componentes sistêmica e randômica.
publishDate 2010
dc.date.issued.fl_str_mv 2010
dc.date.accessioned.fl_str_mv 2011-03-01T05:59:28Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/10183/27934
dc.identifier.nrb.pt_BR.fl_str_mv 000765011
url http://hdl.handle.net/10183/27934
identifier_str_mv 000765011
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFRGS
instname:Universidade Federal do Rio Grande do Sul (UFRGS)
instacron:UFRGS
instname_str Universidade Federal do Rio Grande do Sul (UFRGS)
instacron_str UFRGS
institution UFRGS
reponame_str Biblioteca Digital de Teses e Dissertações da UFRGS
collection Biblioteca Digital de Teses e Dissertações da UFRGS
bitstream.url.fl_str_mv http://www.lume.ufrgs.br/bitstream/10183/27934/2/000765011.pdf.txt
http://www.lume.ufrgs.br/bitstream/10183/27934/1/000765011.pdf
http://www.lume.ufrgs.br/bitstream/10183/27934/3/000765011.pdf.jpg
bitstream.checksum.fl_str_mv 9f631718d31b6398c4fe11df2e1f1518
a9774943c054b707eec5c56ddd23a3af
ab250ccd2a10b4f42b2c7279589b78b1
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)
repository.mail.fl_str_mv lume@ufrgs.br||lume@ufrgs.br
_version_ 1831315888141238272

Registros relacionados