Inserção de testabilidade em um núcleo pré-projetado de um microcontrolador 8051 fonte compatível
Ano de defesa: | 2002 |
---|---|
Autor(a) principal: | |
Orientador(a): | |
Banca de defesa: | |
Tipo de documento: | Dissertação |
Tipo de acesso: | Acesso aberto |
Idioma: | por |
Instituição de defesa: |
Não Informado pela instituição
|
Programa de Pós-Graduação: |
Não Informado pela instituição
|
Departamento: |
Não Informado pela instituição
|
País: |
Não Informado pela instituição
|
Palavras-chave em Português: | |
Link de acesso: | http://hdl.handle.net/10183/3311 |
Resumo: | No intuito de validar seus projetos de sistemas integrados, o Grupo de Microeletrônica da UFRGS tem investido na inserção de estruturas de teste nos núcleos de hardware que tem desenvolvido. Um exemplo de tal tipo de sistema é a “caneta tradutora”, especificada e parcialmente desenvolvida por Denis Franco. Esta caneta se utiliza de um microcontrolador 8051 descrito em VHDL, o qual ainda carece de estruturas dedicadas com funções orientadas à testabilidade. Este trabalho exemplifica a integração de teste em um circuito eletrônico préprojetado. Neste caso específico, foi utilizado o microcontrolador 8051 fonte compatível que será inserido no contexto da caneta tradutora. O método utilizado apoiou-se na norma IEEE1149.1, destinada a definir uma infra-estrutura baseada na técnica do boundary scan para o teste de placas de circuito impresso. São apresentadas características de testabilidade desenvolvidas para o microcontrolador, utilizando-se a técnica do boundary scan em sua periferia e a técnica do scan path em seu núcleo. A inserção destas características de teste facilita a depuração e testes em nível de sistema, imaginando-se o sistema como algo maior, fazendo parte do sistema da caneta tradutora como um todo. São elaborados exemplos de testes, demonstrando a funcionalidade do circuito de teste inserido neste núcleo e a possibilidade de detecção de falhas em pontos distintos do sistema. Finalmente, avalia-se o custo associado à integração desta infra-estrutura de teste, tanto em termos de acréscimo de área em silício, quanto em termos de degradação de desempenho do sistema. |
id |
URGS_d41cf15a23d35cf873cf1d649b59fbaa |
---|---|
oai_identifier_str |
oai:www.lume.ufrgs.br:10183/3311 |
network_acronym_str |
URGS |
network_name_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
repository_id_str |
|
spelling |
Back, Eduardo SantosLubaszewski, Marcelo Soares2007-06-06T17:27:55Z2002http://hdl.handle.net/10183/3311000385786No intuito de validar seus projetos de sistemas integrados, o Grupo de Microeletrônica da UFRGS tem investido na inserção de estruturas de teste nos núcleos de hardware que tem desenvolvido. Um exemplo de tal tipo de sistema é a “caneta tradutora”, especificada e parcialmente desenvolvida por Denis Franco. Esta caneta se utiliza de um microcontrolador 8051 descrito em VHDL, o qual ainda carece de estruturas dedicadas com funções orientadas à testabilidade. Este trabalho exemplifica a integração de teste em um circuito eletrônico préprojetado. Neste caso específico, foi utilizado o microcontrolador 8051 fonte compatível que será inserido no contexto da caneta tradutora. O método utilizado apoiou-se na norma IEEE1149.1, destinada a definir uma infra-estrutura baseada na técnica do boundary scan para o teste de placas de circuito impresso. São apresentadas características de testabilidade desenvolvidas para o microcontrolador, utilizando-se a técnica do boundary scan em sua periferia e a técnica do scan path em seu núcleo. A inserção destas características de teste facilita a depuração e testes em nível de sistema, imaginando-se o sistema como algo maior, fazendo parte do sistema da caneta tradutora como um todo. São elaborados exemplos de testes, demonstrando a funcionalidade do circuito de teste inserido neste núcleo e a possibilidade de detecção de falhas em pontos distintos do sistema. Finalmente, avalia-se o custo associado à integração desta infra-estrutura de teste, tanto em termos de acréscimo de área em silício, quanto em termos de degradação de desempenho do sistema.application/pdfporMicroeletrônicaTestes : Circuitos integradosSistemas digitaisMicroprocessadoresMicrocontroladoresInserção de testabilidade em um núcleo pré-projetado de um microcontrolador 8051 fonte compatívelinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPrograma de Pós-Graduação em ComputaçãoPorto Alegre, BR-RS2002mestrado profissionalinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL000385786.pdf000385786.pdfTexto completoapplication/pdf2267012http://www.lume.ufrgs.br/bitstream/10183/3311/1/000385786.pdf33f6e3c4b52b4b8781247dedb6eb0b47MD51TEXT000385786.pdf.txt000385786.pdf.txtExtracted Texttext/plain262000http://www.lume.ufrgs.br/bitstream/10183/3311/2/000385786.pdf.txtf0d1d215bf58e6d85ffba492c4488aeaMD52THUMBNAIL000385786.pdf.jpg000385786.pdf.jpgGenerated Thumbnailimage/jpeg1147http://www.lume.ufrgs.br/bitstream/10183/3311/3/000385786.pdf.jpg904ce404371d8257ad465bb8f64cd0aaMD5310183/33112018-10-10 08:09:47.741oai:www.lume.ufrgs.br:10183/3311Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532018-10-10T11:09:47Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false |
dc.title.pt_BR.fl_str_mv |
Inserção de testabilidade em um núcleo pré-projetado de um microcontrolador 8051 fonte compatível |
title |
Inserção de testabilidade em um núcleo pré-projetado de um microcontrolador 8051 fonte compatível |
spellingShingle |
Inserção de testabilidade em um núcleo pré-projetado de um microcontrolador 8051 fonte compatível Back, Eduardo Santos Microeletrônica Testes : Circuitos integrados Sistemas digitais Microprocessadores Microcontroladores |
title_short |
Inserção de testabilidade em um núcleo pré-projetado de um microcontrolador 8051 fonte compatível |
title_full |
Inserção de testabilidade em um núcleo pré-projetado de um microcontrolador 8051 fonte compatível |
title_fullStr |
Inserção de testabilidade em um núcleo pré-projetado de um microcontrolador 8051 fonte compatível |
title_full_unstemmed |
Inserção de testabilidade em um núcleo pré-projetado de um microcontrolador 8051 fonte compatível |
title_sort |
Inserção de testabilidade em um núcleo pré-projetado de um microcontrolador 8051 fonte compatível |
author |
Back, Eduardo Santos |
author_facet |
Back, Eduardo Santos |
author_role |
author |
dc.contributor.author.fl_str_mv |
Back, Eduardo Santos |
dc.contributor.advisor1.fl_str_mv |
Lubaszewski, Marcelo Soares |
contributor_str_mv |
Lubaszewski, Marcelo Soares |
dc.subject.por.fl_str_mv |
Microeletrônica Testes : Circuitos integrados Sistemas digitais Microprocessadores Microcontroladores |
topic |
Microeletrônica Testes : Circuitos integrados Sistemas digitais Microprocessadores Microcontroladores |
description |
No intuito de validar seus projetos de sistemas integrados, o Grupo de Microeletrônica da UFRGS tem investido na inserção de estruturas de teste nos núcleos de hardware que tem desenvolvido. Um exemplo de tal tipo de sistema é a “caneta tradutora”, especificada e parcialmente desenvolvida por Denis Franco. Esta caneta se utiliza de um microcontrolador 8051 descrito em VHDL, o qual ainda carece de estruturas dedicadas com funções orientadas à testabilidade. Este trabalho exemplifica a integração de teste em um circuito eletrônico préprojetado. Neste caso específico, foi utilizado o microcontrolador 8051 fonte compatível que será inserido no contexto da caneta tradutora. O método utilizado apoiou-se na norma IEEE1149.1, destinada a definir uma infra-estrutura baseada na técnica do boundary scan para o teste de placas de circuito impresso. São apresentadas características de testabilidade desenvolvidas para o microcontrolador, utilizando-se a técnica do boundary scan em sua periferia e a técnica do scan path em seu núcleo. A inserção destas características de teste facilita a depuração e testes em nível de sistema, imaginando-se o sistema como algo maior, fazendo parte do sistema da caneta tradutora como um todo. São elaborados exemplos de testes, demonstrando a funcionalidade do circuito de teste inserido neste núcleo e a possibilidade de detecção de falhas em pontos distintos do sistema. Finalmente, avalia-se o custo associado à integração desta infra-estrutura de teste, tanto em termos de acréscimo de área em silício, quanto em termos de degradação de desempenho do sistema. |
publishDate |
2002 |
dc.date.issued.fl_str_mv |
2002 |
dc.date.accessioned.fl_str_mv |
2007-06-06T17:27:55Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
format |
masterThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://hdl.handle.net/10183/3311 |
dc.identifier.nrb.pt_BR.fl_str_mv |
000385786 |
url |
http://hdl.handle.net/10183/3311 |
identifier_str_mv |
000385786 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da UFRGS instname:Universidade Federal do Rio Grande do Sul (UFRGS) instacron:UFRGS |
instname_str |
Universidade Federal do Rio Grande do Sul (UFRGS) |
instacron_str |
UFRGS |
institution |
UFRGS |
reponame_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
collection |
Biblioteca Digital de Teses e Dissertações da UFRGS |
bitstream.url.fl_str_mv |
http://www.lume.ufrgs.br/bitstream/10183/3311/1/000385786.pdf http://www.lume.ufrgs.br/bitstream/10183/3311/2/000385786.pdf.txt http://www.lume.ufrgs.br/bitstream/10183/3311/3/000385786.pdf.jpg |
bitstream.checksum.fl_str_mv |
33f6e3c4b52b4b8781247dedb6eb0b47 f0d1d215bf58e6d85ffba492c4488aea 904ce404371d8257ad465bb8f64cd0aa |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS) |
repository.mail.fl_str_mv |
lume@ufrgs.br||lume@ufrgs.br |
_version_ |
1816737138678431744 |