BGLsim: simulador de sistema completo para a Blue Gene/L.
| Ano de defesa: | 2002 |
|---|---|
| Autor(a) principal: | |
| Orientador(a): | |
| Banca de defesa: | |
| Tipo de documento: | Dissertação |
| Tipo de acesso: | Acesso aberto |
| Idioma: | por |
| Instituição de defesa: |
Biblioteca Digitais de Teses e Dissertações da USP
|
| Programa de Pós-Graduação: |
Não Informado pela instituição
|
| Departamento: |
Não Informado pela instituição
|
| País: |
Não Informado pela instituição
|
| Palavras-chave em Português: | |
| Link de acesso: | https://www.teses.usp.br/teses/disponiveis/3/3141/tde-05092024-142912/ |
Resumo: | Esta dissertação de mestrado apresenta BGLsim, um simulador paralelo de sistema completo para o supercomputador Blue Gene/L, parte da família Blue Gene, atualmente em desenvolvimento pela IBM Research. O BGLsim provê um correspondente no ambiente de simulação de praticamente todos os componentes da máquina real, sendo uma ferramenta bastante útil para o desenvolvimento e validação de software. Sua alta performance (~2 milhões de instruções por segundo em PIII 1GHz) possibilita a execução de imagens completas e sem modificações de sistemas operacionais e aplicações. O BGLsim é um simulador paralelo, onde cada uma das suas instâncias simula um nó da máquina real. Todas essas instâncias comunicam-se entre si através das interfaces de rede simuladas e juntas formam uma máquina Blue Gene/L virtual. O ambiente de simulação provido pelo BGLsim vai além dos nós e das redes de interconexão, pois também simula os componentes de controle que farão parte da máquina real. Este recurso possibilita a validação de sistemas de bring-up e controle, que são externos à máquina. |
| id |
USP_06bdfca37ec91f9db8a92b56e6755274 |
|---|---|
| oai_identifier_str |
oai:teses.usp.br:tde-05092024-142912 |
| network_acronym_str |
USP |
| network_name_str |
Biblioteca Digital de Teses e Dissertações da USP |
| repository_id_str |
|
| spelling |
BGLsim: simulador de sistema completo para a Blue Gene/L.Untitled in englishArquitetura e organização de computadoresATM (Computer networks)ATM (Redes de computadores)Computer architecture and organizationSimulação de sistemasSystems simulationEsta dissertação de mestrado apresenta BGLsim, um simulador paralelo de sistema completo para o supercomputador Blue Gene/L, parte da família Blue Gene, atualmente em desenvolvimento pela IBM Research. O BGLsim provê um correspondente no ambiente de simulação de praticamente todos os componentes da máquina real, sendo uma ferramenta bastante útil para o desenvolvimento e validação de software. Sua alta performance (~2 milhões de instruções por segundo em PIII 1GHz) possibilita a execução de imagens completas e sem modificações de sistemas operacionais e aplicações. O BGLsim é um simulador paralelo, onde cada uma das suas instâncias simula um nó da máquina real. Todas essas instâncias comunicam-se entre si através das interfaces de rede simuladas e juntas formam uma máquina Blue Gene/L virtual. O ambiente de simulação provido pelo BGLsim vai além dos nós e das redes de interconexão, pois também simula os componentes de controle que farão parte da máquina real. Este recurso possibilita a validação de sistemas de bring-up e controle, que são externos à máquina.This thesis presents BGLsim, an implementation of a full system simulator for the massively parallel machine Blue Gene/L, part of the Blue Gene family, currently being developed by IBM Research. BGLsim provides a simulation counterpart for almost every component in the real machine, being a very useful tool for software development and validation. Its high performance (2 million instructions/second on Pentium III 1GHz host) allows the execution of full and unmodified operating systems and applications images. BGLsim is a parallel simulator, each of its instances simulates a node of the real machine. All instances communicate between themselves through the virtual network interfaces and together they form a virtual Blue Gene/L machine. The simulation environment provided by BGLsim goes beyond the nodes and the interconnection networks, it also includes the control components that will be present in the real machine. This feature allows the validation of bring-up and control systems software that are external to the machine.Biblioteca Digitais de Teses e Dissertações da USPRuggiero, Wilson VicenteCeze, Luis Henrique de Barros2002-08-09info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfhttps://www.teses.usp.br/teses/disponiveis/3/3141/tde-05092024-142912/reponame:Biblioteca Digital de Teses e Dissertações da USPinstname:Universidade de São Paulo (USP)instacron:USPLiberar o conteúdo para acesso público.info:eu-repo/semantics/openAccesspor2024-09-05T17:46:04Zoai:teses.usp.br:tde-05092024-142912Biblioteca Digital de Teses e Dissertaçõeshttp://www.teses.usp.br/PUBhttp://www.teses.usp.br/cgi-bin/mtd2br.plvirginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.bropendoar:27212024-09-05T17:46:04Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)false |
| dc.title.none.fl_str_mv |
BGLsim: simulador de sistema completo para a Blue Gene/L. Untitled in english |
| title |
BGLsim: simulador de sistema completo para a Blue Gene/L. |
| spellingShingle |
BGLsim: simulador de sistema completo para a Blue Gene/L. Ceze, Luis Henrique de Barros Arquitetura e organização de computadores ATM (Computer networks) ATM (Redes de computadores) Computer architecture and organization Simulação de sistemas Systems simulation |
| title_short |
BGLsim: simulador de sistema completo para a Blue Gene/L. |
| title_full |
BGLsim: simulador de sistema completo para a Blue Gene/L. |
| title_fullStr |
BGLsim: simulador de sistema completo para a Blue Gene/L. |
| title_full_unstemmed |
BGLsim: simulador de sistema completo para a Blue Gene/L. |
| title_sort |
BGLsim: simulador de sistema completo para a Blue Gene/L. |
| author |
Ceze, Luis Henrique de Barros |
| author_facet |
Ceze, Luis Henrique de Barros |
| author_role |
author |
| dc.contributor.none.fl_str_mv |
Ruggiero, Wilson Vicente |
| dc.contributor.author.fl_str_mv |
Ceze, Luis Henrique de Barros |
| dc.subject.por.fl_str_mv |
Arquitetura e organização de computadores ATM (Computer networks) ATM (Redes de computadores) Computer architecture and organization Simulação de sistemas Systems simulation |
| topic |
Arquitetura e organização de computadores ATM (Computer networks) ATM (Redes de computadores) Computer architecture and organization Simulação de sistemas Systems simulation |
| description |
Esta dissertação de mestrado apresenta BGLsim, um simulador paralelo de sistema completo para o supercomputador Blue Gene/L, parte da família Blue Gene, atualmente em desenvolvimento pela IBM Research. O BGLsim provê um correspondente no ambiente de simulação de praticamente todos os componentes da máquina real, sendo uma ferramenta bastante útil para o desenvolvimento e validação de software. Sua alta performance (~2 milhões de instruções por segundo em PIII 1GHz) possibilita a execução de imagens completas e sem modificações de sistemas operacionais e aplicações. O BGLsim é um simulador paralelo, onde cada uma das suas instâncias simula um nó da máquina real. Todas essas instâncias comunicam-se entre si através das interfaces de rede simuladas e juntas formam uma máquina Blue Gene/L virtual. O ambiente de simulação provido pelo BGLsim vai além dos nós e das redes de interconexão, pois também simula os componentes de controle que farão parte da máquina real. Este recurso possibilita a validação de sistemas de bring-up e controle, que são externos à máquina. |
| publishDate |
2002 |
| dc.date.none.fl_str_mv |
2002-08-09 |
| dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
| dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
| format |
masterThesis |
| status_str |
publishedVersion |
| dc.identifier.uri.fl_str_mv |
https://www.teses.usp.br/teses/disponiveis/3/3141/tde-05092024-142912/ |
| url |
https://www.teses.usp.br/teses/disponiveis/3/3141/tde-05092024-142912/ |
| dc.language.iso.fl_str_mv |
por |
| language |
por |
| dc.relation.none.fl_str_mv |
|
| dc.rights.driver.fl_str_mv |
Liberar o conteúdo para acesso público. info:eu-repo/semantics/openAccess |
| rights_invalid_str_mv |
Liberar o conteúdo para acesso público. |
| eu_rights_str_mv |
openAccess |
| dc.format.none.fl_str_mv |
application/pdf |
| dc.coverage.none.fl_str_mv |
|
| dc.publisher.none.fl_str_mv |
Biblioteca Digitais de Teses e Dissertações da USP |
| publisher.none.fl_str_mv |
Biblioteca Digitais de Teses e Dissertações da USP |
| dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da USP instname:Universidade de São Paulo (USP) instacron:USP |
| instname_str |
Universidade de São Paulo (USP) |
| instacron_str |
USP |
| institution |
USP |
| reponame_str |
Biblioteca Digital de Teses e Dissertações da USP |
| collection |
Biblioteca Digital de Teses e Dissertações da USP |
| repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP) |
| repository.mail.fl_str_mv |
virginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.br |
| _version_ |
1818279172472045568 |