C.L.P. \"Nao-Von\" a tempo real, matematicamente programável.

Detalhes bibliográficos
Ano de defesa: 1993
Autor(a) principal: Pessotta, Roberto Clarete
Orientador(a): Não Informado pela instituição
Banca de defesa: Não Informado pela instituição
Tipo de documento: Tese
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Biblioteca Digitais de Teses e Dissertações da USP
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Autômatos finitos
Finite automata
Link de acesso: https://www.teses.usp.br/teses/disponiveis/3/3143/tde-25042025-083930/
Resumo: A síntese de circuitos sequênciais esbarra em dois problemas: o primeiro relativo a dificuldade de eliminarem-se erros de lógica (indeterminações de níveis das saídas) durante a fase de especificação; o segundo relativo ao tempo de processamento quando estão envolvidas elevadas quantidades de variáveis de entrada e de funções de transição. Neste trabalho abordam-se esses dois pontos. Sob o aspecto de especificação do sistema a controlar, consegue-se prever e eliminar os erros de lógica, porventura existentes, através de critérios matematicamente garantidos. Isto feito, pode-se implementar o controlador em qualquer tecnologia existente. Com referência ao segundo aspecto é apresentada uma arquitetura Não-Von Neumann com vantagens relativamente a sua implementação e operação, quando comparada as soluções tradicionais. No presente trabalho implementam-se essas duas soluções simultaneamente, o que implica na geração automática da micropropagação em linguagem de máquina, ou do \"firmware\", para cada particular circuito sequêncial que se deseje sintetizar.
id USP_0adc8570def25b406af854864b9da331
oai_identifier_str oai:teses.usp.br:tde-25042025-083930
network_acronym_str USP
network_name_str Biblioteca Digital de Teses e Dissertações da USP
repository_id_str
spelling C.L.P. \"Nao-Von\" a tempo real, matematicamente programável.Untitled in englishAutômatos finitosFinite automataA síntese de circuitos sequênciais esbarra em dois problemas: o primeiro relativo a dificuldade de eliminarem-se erros de lógica (indeterminações de níveis das saídas) durante a fase de especificação; o segundo relativo ao tempo de processamento quando estão envolvidas elevadas quantidades de variáveis de entrada e de funções de transição. Neste trabalho abordam-se esses dois pontos. Sob o aspecto de especificação do sistema a controlar, consegue-se prever e eliminar os erros de lógica, porventura existentes, através de critérios matematicamente garantidos. Isto feito, pode-se implementar o controlador em qualquer tecnologia existente. Com referência ao segundo aspecto é apresentada uma arquitetura Não-Von Neumann com vantagens relativamente a sua implementação e operação, quando comparada as soluções tradicionais. No presente trabalho implementam-se essas duas soluções simultaneamente, o que implica na geração automática da micropropagação em linguagem de máquina, ou do \"firmware\", para cada particular circuito sequêncial que se deseje sintetizar.The synthesizing of sequential circuits presents two problems: the first one concerns the difficulty of eliminating logic mistake (non-determination of output levels) during the specification stage; the second one concerns the processing time when high quantities of input variables and transition functions are involved. These two aspects are approached in this work. Related to the first one it is possible to forecast and to eliminate the logic mistakes, if existent, through mathematically quaranteed criteria. Then it is possible to assemble the controller in any existing thechnology. Concerning the second aspect a non-Von Neumann architecture is presented with advantages relatively to its implementation and operation whrn compared to traditional solutions. In this work these two solutions are implemented simultaneously, which results in the automatic creation of micro-programming in machine language, or firmware, for each particular seuquential circuit to be synthesized.Biblioteca Digitais de Teses e Dissertações da USPMartins, Wagner WaneckPessotta, Roberto Clarete1993-03-16info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisapplication/pdfhttps://www.teses.usp.br/teses/disponiveis/3/3143/tde-25042025-083930/reponame:Biblioteca Digital de Teses e Dissertações da USPinstname:Universidade de São Paulo (USP)instacron:USPLiberar o conteúdo para acesso público.info:eu-repo/semantics/openAccesspor2025-04-25T11:46:02Zoai:teses.usp.br:tde-25042025-083930Biblioteca Digital de Teses e Dissertaçõeshttp://www.teses.usp.br/PUBhttp://www.teses.usp.br/cgi-bin/mtd2br.plvirginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.bropendoar:27212025-04-25T11:46:02Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)false
dc.title.none.fl_str_mv C.L.P. \"Nao-Von\" a tempo real, matematicamente programável.
Untitled in english
title C.L.P. \"Nao-Von\" a tempo real, matematicamente programável.
spellingShingle C.L.P. \"Nao-Von\" a tempo real, matematicamente programável.
Pessotta, Roberto Clarete
Autômatos finitos
Finite automata
title_short C.L.P. \"Nao-Von\" a tempo real, matematicamente programável.
title_full C.L.P. \"Nao-Von\" a tempo real, matematicamente programável.
title_fullStr C.L.P. \"Nao-Von\" a tempo real, matematicamente programável.
title_full_unstemmed C.L.P. \"Nao-Von\" a tempo real, matematicamente programável.
title_sort C.L.P. \"Nao-Von\" a tempo real, matematicamente programável.
author Pessotta, Roberto Clarete
author_facet Pessotta, Roberto Clarete
author_role author
dc.contributor.none.fl_str_mv Martins, Wagner Waneck
dc.contributor.author.fl_str_mv Pessotta, Roberto Clarete
dc.subject.por.fl_str_mv Autômatos finitos
Finite automata
topic Autômatos finitos
Finite automata
description A síntese de circuitos sequênciais esbarra em dois problemas: o primeiro relativo a dificuldade de eliminarem-se erros de lógica (indeterminações de níveis das saídas) durante a fase de especificação; o segundo relativo ao tempo de processamento quando estão envolvidas elevadas quantidades de variáveis de entrada e de funções de transição. Neste trabalho abordam-se esses dois pontos. Sob o aspecto de especificação do sistema a controlar, consegue-se prever e eliminar os erros de lógica, porventura existentes, através de critérios matematicamente garantidos. Isto feito, pode-se implementar o controlador em qualquer tecnologia existente. Com referência ao segundo aspecto é apresentada uma arquitetura Não-Von Neumann com vantagens relativamente a sua implementação e operação, quando comparada as soluções tradicionais. No presente trabalho implementam-se essas duas soluções simultaneamente, o que implica na geração automática da micropropagação em linguagem de máquina, ou do \"firmware\", para cada particular circuito sequêncial que se deseje sintetizar.
publishDate 1993
dc.date.none.fl_str_mv 1993-03-16
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/doctoralThesis
format doctoralThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://www.teses.usp.br/teses/disponiveis/3/3143/tde-25042025-083930/
url https://www.teses.usp.br/teses/disponiveis/3/3143/tde-25042025-083930/
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv
dc.rights.driver.fl_str_mv Liberar o conteúdo para acesso público.
info:eu-repo/semantics/openAccess
rights_invalid_str_mv Liberar o conteúdo para acesso público.
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.coverage.none.fl_str_mv
dc.publisher.none.fl_str_mv Biblioteca Digitais de Teses e Dissertações da USP
publisher.none.fl_str_mv Biblioteca Digitais de Teses e Dissertações da USP
dc.source.none.fl_str_mv
reponame:Biblioteca Digital de Teses e Dissertações da USP
instname:Universidade de São Paulo (USP)
instacron:USP
instname_str Universidade de São Paulo (USP)
instacron_str USP
institution USP
reponame_str Biblioteca Digital de Teses e Dissertações da USP
collection Biblioteca Digital de Teses e Dissertações da USP
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)
repository.mail.fl_str_mv virginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.br
_version_ 1839839158050226176

Registros relacionados