Arquitetura para particionamento hipergráfico e corte de circuitos em sistemas de computação quântica com múltiplas unidades de processamento.
| Ano de defesa: | 2025 |
|---|---|
| Autor(a) principal: | |
| Orientador(a): | |
| Banca de defesa: | |
| Tipo de documento: | Tese |
| Tipo de acesso: | Acesso aberto |
| Idioma: | por |
| Instituição de defesa: |
Biblioteca Digitais de Teses e Dissertações da USP
|
| Programa de Pós-Graduação: |
Não Informado pela instituição
|
| Departamento: |
Não Informado pela instituição
|
| País: |
Não Informado pela instituição
|
| Palavras-chave em Português: | |
| Link de acesso: | https://www.teses.usp.br/teses/disponiveis/3/3141/tde-03092025-083102/ |
Resumo: | Nesta Tese, abordamos a escalabilidade de algoritmos para múltiplas Unidades de Processamento Quântico (QPUs), essencial para superar as limitações dos atuais dispositivos quânticos ruidosos de escala intermediária (NISQ). O foco está na redução do custo de comunicação entre QPUs, promovendo maior eficiência no particionamento e distribuição de circuitos em sistemas multi-QPU. Para circuitos estáticos, propomos estratégias baseadas em representações hipergráficas, utilizando heurísticas de particionamento ponderado que segmentam os circuitos em subcircuitos menores, reduzindo operações inter-QPU e acelerando o processo de corte. Essa abordagem contempla cenários balanceados e não-balanceados, diminuindo o custo de comunicação em circuitos complexos. Também aplicamos essa heurística em versões reduzidas das representações hipergráficas, obtendo cortes mais eficientes em circuitos maiores, superando métodos bipartidos convencionais. Para circuitos adaptativos, cuja sequência de operações depende de medições intermediárias, introduzimos um modelo de segmentação assistida, capaz de lidar com essa dinâmica em tempo real, um desafio inexistente em circuitos estáticos. Além disso, apresentamos uma arquitetura de gerenciamento de recursos quânticos que coordena o particionamento de circuitos estáticos e adaptativos, garantindo a escalabilidade prática de sistemas multi-QPU. Os resultados demonstram significativa redução no custo de comunicação e melhorias no desempenho do particionamento, contribuindo para soluções distribuídas mais eficientes e apoiando a construção de software quântico na era dos dispositivos ruidosos, em ambientes de computação quântica distribuída. |
| id |
USP_1e724db498614fa3599d3ae8447ca732 |
|---|---|
| oai_identifier_str |
oai:teses.usp.br:tde-03092025-083102 |
| network_acronym_str |
USP |
| network_name_str |
Biblioteca Digital de Teses e Dissertações da USP |
| repository_id_str |
|
| spelling |
Arquitetura para particionamento hipergráfico e corte de circuitos em sistemas de computação quântica com múltiplas unidades de processamento.Architecture for hypergraph partitioning and circuit cutting in quantum computing systems with multiple processing units.Arquitetura e organização de computadoresComputação quânticaComputer architecture and organizationDistributed quantum computingHeuristic programmingHeurísticaProgramação heurísticaQuantum circuit partitioningQuantum computingNesta Tese, abordamos a escalabilidade de algoritmos para múltiplas Unidades de Processamento Quântico (QPUs), essencial para superar as limitações dos atuais dispositivos quânticos ruidosos de escala intermediária (NISQ). O foco está na redução do custo de comunicação entre QPUs, promovendo maior eficiência no particionamento e distribuição de circuitos em sistemas multi-QPU. Para circuitos estáticos, propomos estratégias baseadas em representações hipergráficas, utilizando heurísticas de particionamento ponderado que segmentam os circuitos em subcircuitos menores, reduzindo operações inter-QPU e acelerando o processo de corte. Essa abordagem contempla cenários balanceados e não-balanceados, diminuindo o custo de comunicação em circuitos complexos. Também aplicamos essa heurística em versões reduzidas das representações hipergráficas, obtendo cortes mais eficientes em circuitos maiores, superando métodos bipartidos convencionais. Para circuitos adaptativos, cuja sequência de operações depende de medições intermediárias, introduzimos um modelo de segmentação assistida, capaz de lidar com essa dinâmica em tempo real, um desafio inexistente em circuitos estáticos. Além disso, apresentamos uma arquitetura de gerenciamento de recursos quânticos que coordena o particionamento de circuitos estáticos e adaptativos, garantindo a escalabilidade prática de sistemas multi-QPU. Os resultados demonstram significativa redução no custo de comunicação e melhorias no desempenho do particionamento, contribuindo para soluções distribuídas mais eficientes e apoiando a construção de software quântico na era dos dispositivos ruidosos, em ambientes de computação quântica distribuída.In this thesis, we address the scalability of algorithms for multiple Quantum Processing Units (QPUs), which is essential to overcoming the limitations of current Noisy Intermediate-Scale Quantum devices (NISQ). The focus lies on reducing communication costs between QPUs, promoting greater efficiency in circuit partitioning and distribution across multi-QPU systems. For static circuits, we propose strategies based on hypergraph representations, employing weighted hypergraph partitioning heuristics that divide circuits into smaller subcircuits, reducing inter-QPU operations and accelerating the partitioning process. This approach considers both balanced and unbalanced scenarios, leading to lower communication costs in complex circuits. We also apply this heuristic to reduced versions of the hypergraph representations, achieving more efficient cuts in larger circuits, outperforming traditional bipartite methods. For adaptive circuits, where the sequence of operations depends on intermediate measurements, we introduce an assisted segmentation model capable of handling this runtime dynamic, a challenge does not present in static circuits. Furthermore, we present a quantum resource management architecture that coordinates the partitioning of both static and adaptive circuits, ensuring the practical scalability of multi-QPU systems. The results demonstrate significant reductions in communication costs and improvements in partitioning performance, contributing to more efficient distributed solutions and supporting quantum software development during the noisy device era in distributed quantum computing environments.Biblioteca Digitais de Teses e Dissertações da USPRuggiero, Wilson VicenteSilveira, Regina MeloCambiucci, Waldemir2025-07-08info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisapplication/pdfhttps://www.teses.usp.br/teses/disponiveis/3/3141/tde-03092025-083102/reponame:Biblioteca Digital de Teses e Dissertações da USPinstname:Universidade de São Paulo (USP)instacron:USPLiberar o conteúdo para acesso público.info:eu-repo/semantics/openAccesspor2025-09-03T13:09:02Zoai:teses.usp.br:tde-03092025-083102Biblioteca Digital de Teses e Dissertaçõeshttp://www.teses.usp.br/PUBhttp://www.teses.usp.br/cgi-bin/mtd2br.plvirginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.bropendoar:27212025-09-03T13:09:02Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)false |
| dc.title.none.fl_str_mv |
Arquitetura para particionamento hipergráfico e corte de circuitos em sistemas de computação quântica com múltiplas unidades de processamento. Architecture for hypergraph partitioning and circuit cutting in quantum computing systems with multiple processing units. |
| title |
Arquitetura para particionamento hipergráfico e corte de circuitos em sistemas de computação quântica com múltiplas unidades de processamento. |
| spellingShingle |
Arquitetura para particionamento hipergráfico e corte de circuitos em sistemas de computação quântica com múltiplas unidades de processamento. Cambiucci, Waldemir Arquitetura e organização de computadores Computação quântica Computer architecture and organization Distributed quantum computing Heuristic programming Heurística Programação heurística Quantum circuit partitioning Quantum computing |
| title_short |
Arquitetura para particionamento hipergráfico e corte de circuitos em sistemas de computação quântica com múltiplas unidades de processamento. |
| title_full |
Arquitetura para particionamento hipergráfico e corte de circuitos em sistemas de computação quântica com múltiplas unidades de processamento. |
| title_fullStr |
Arquitetura para particionamento hipergráfico e corte de circuitos em sistemas de computação quântica com múltiplas unidades de processamento. |
| title_full_unstemmed |
Arquitetura para particionamento hipergráfico e corte de circuitos em sistemas de computação quântica com múltiplas unidades de processamento. |
| title_sort |
Arquitetura para particionamento hipergráfico e corte de circuitos em sistemas de computação quântica com múltiplas unidades de processamento. |
| author |
Cambiucci, Waldemir |
| author_facet |
Cambiucci, Waldemir |
| author_role |
author |
| dc.contributor.none.fl_str_mv |
Ruggiero, Wilson Vicente Silveira, Regina Melo |
| dc.contributor.author.fl_str_mv |
Cambiucci, Waldemir |
| dc.subject.por.fl_str_mv |
Arquitetura e organização de computadores Computação quântica Computer architecture and organization Distributed quantum computing Heuristic programming Heurística Programação heurística Quantum circuit partitioning Quantum computing |
| topic |
Arquitetura e organização de computadores Computação quântica Computer architecture and organization Distributed quantum computing Heuristic programming Heurística Programação heurística Quantum circuit partitioning Quantum computing |
| description |
Nesta Tese, abordamos a escalabilidade de algoritmos para múltiplas Unidades de Processamento Quântico (QPUs), essencial para superar as limitações dos atuais dispositivos quânticos ruidosos de escala intermediária (NISQ). O foco está na redução do custo de comunicação entre QPUs, promovendo maior eficiência no particionamento e distribuição de circuitos em sistemas multi-QPU. Para circuitos estáticos, propomos estratégias baseadas em representações hipergráficas, utilizando heurísticas de particionamento ponderado que segmentam os circuitos em subcircuitos menores, reduzindo operações inter-QPU e acelerando o processo de corte. Essa abordagem contempla cenários balanceados e não-balanceados, diminuindo o custo de comunicação em circuitos complexos. Também aplicamos essa heurística em versões reduzidas das representações hipergráficas, obtendo cortes mais eficientes em circuitos maiores, superando métodos bipartidos convencionais. Para circuitos adaptativos, cuja sequência de operações depende de medições intermediárias, introduzimos um modelo de segmentação assistida, capaz de lidar com essa dinâmica em tempo real, um desafio inexistente em circuitos estáticos. Além disso, apresentamos uma arquitetura de gerenciamento de recursos quânticos que coordena o particionamento de circuitos estáticos e adaptativos, garantindo a escalabilidade prática de sistemas multi-QPU. Os resultados demonstram significativa redução no custo de comunicação e melhorias no desempenho do particionamento, contribuindo para soluções distribuídas mais eficientes e apoiando a construção de software quântico na era dos dispositivos ruidosos, em ambientes de computação quântica distribuída. |
| publishDate |
2025 |
| dc.date.none.fl_str_mv |
2025-07-08 |
| dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
| dc.type.driver.fl_str_mv |
info:eu-repo/semantics/doctoralThesis |
| format |
doctoralThesis |
| status_str |
publishedVersion |
| dc.identifier.uri.fl_str_mv |
https://www.teses.usp.br/teses/disponiveis/3/3141/tde-03092025-083102/ |
| url |
https://www.teses.usp.br/teses/disponiveis/3/3141/tde-03092025-083102/ |
| dc.language.iso.fl_str_mv |
por |
| language |
por |
| dc.relation.none.fl_str_mv |
|
| dc.rights.driver.fl_str_mv |
Liberar o conteúdo para acesso público. info:eu-repo/semantics/openAccess |
| rights_invalid_str_mv |
Liberar o conteúdo para acesso público. |
| eu_rights_str_mv |
openAccess |
| dc.format.none.fl_str_mv |
application/pdf |
| dc.coverage.none.fl_str_mv |
|
| dc.publisher.none.fl_str_mv |
Biblioteca Digitais de Teses e Dissertações da USP |
| publisher.none.fl_str_mv |
Biblioteca Digitais de Teses e Dissertações da USP |
| dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da USP instname:Universidade de São Paulo (USP) instacron:USP |
| instname_str |
Universidade de São Paulo (USP) |
| instacron_str |
USP |
| institution |
USP |
| reponame_str |
Biblioteca Digital de Teses e Dissertações da USP |
| collection |
Biblioteca Digital de Teses e Dissertações da USP |
| repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP) |
| repository.mail.fl_str_mv |
virginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.br |
| _version_ |
1848370479624093696 |