Estudo do efeito do transistor bipolar parasitário no comportamento elétrico de dispositivos FDSOI MOSFET´s submicrométricos.
| Ano de defesa: | 2001 |
|---|---|
| Autor(a) principal: | |
| Orientador(a): | |
| Banca de defesa: | |
| Tipo de documento: | Dissertação |
| Tipo de acesso: | Acesso aberto |
| Idioma: | por |
| Instituição de defesa: |
Biblioteca Digitais de Teses e Dissertações da USP
|
| Programa de Pós-Graduação: |
Não Informado pela instituição
|
| Departamento: |
Não Informado pela instituição
|
| País: |
Não Informado pela instituição
|
| Palavras-chave em Português: | |
| Link de acesso: | https://www.teses.usp.br/teses/disponiveis/3/3140/tde-14112024-155225/ |
Resumo: | A atual tecnologia de fabricação de circuitos integrados (CI\'s) baseada na lógica CMOS (\"Complementary Metal Oxide Semicondutor\") vem enfrentando dificuldades para acompanhar as exigências do mercado com a constante necessidade de miniaturização. Uma das alternativas em proposta, denominada SOI (\"Silicon-On-Insulator\") visa a substituição do substrato de silício tradicional por um outro sobre isolante, tendo até então sido bem aceita como opção eficiente, confiável, estável e com custos cada vez mais equivalentes à produção vigente. O objetivo geral desta dissertação de mestrado é a verificação e estudo da vulnerabilidade de transistores SOI operando com carga totalmente depletada ao fenômeno físico indesejável que caracteriza o transistor bipolar parasitário, utilizando-se, para tanto, de um simulador numérico bidimensional. Discutiu-se o emprego correto dos modelos matemáticos e físicos a serem utilizados pelo simulador para o caso específico do transistor SOI, empregando-se uma desenvolvida base teórica e medições experimentais realizadas no laboratório de microeletrônica da Escola Politécnica da USP. Analisou-se as diversas teorias relacionadas aos fenômenos físicos que levam à atuação do transistor bipolar parasitário, estudando a influência da variação de parâmetros tecnológicos peculiares à tecnologia MOS, tais quais o comprimento efetivo de canal, espessura do filme e dos óxidos e dopagem de canal, sobre a ação do mesmo e, baseando-se nos resultados obtidos, propôs-se alternativas para se minimizar os efeitos deletérios do fenômeno, que será chamado neste documento de TBP. |
| id |
USP_41c3245c1ad401ee7f9604adf183577a |
|---|---|
| oai_identifier_str |
oai:teses.usp.br:tde-14112024-155225 |
| network_acronym_str |
USP |
| network_name_str |
Biblioteca Digital de Teses e Dissertações da USP |
| repository_id_str |
|
| spelling |
Estudo do efeito do transistor bipolar parasitário no comportamento elétrico de dispositivos FDSOI MOSFET´s submicrométricos.Untitled in englçishCircuitos integradosCircuitos integrados MOSDispositivos eletrônicosElectronic devicesIntegrated circuitsMOS integrated circuitsTransistoresTransistorsA atual tecnologia de fabricação de circuitos integrados (CI\'s) baseada na lógica CMOS (\"Complementary Metal Oxide Semicondutor\") vem enfrentando dificuldades para acompanhar as exigências do mercado com a constante necessidade de miniaturização. Uma das alternativas em proposta, denominada SOI (\"Silicon-On-Insulator\") visa a substituição do substrato de silício tradicional por um outro sobre isolante, tendo até então sido bem aceita como opção eficiente, confiável, estável e com custos cada vez mais equivalentes à produção vigente. O objetivo geral desta dissertação de mestrado é a verificação e estudo da vulnerabilidade de transistores SOI operando com carga totalmente depletada ao fenômeno físico indesejável que caracteriza o transistor bipolar parasitário, utilizando-se, para tanto, de um simulador numérico bidimensional. Discutiu-se o emprego correto dos modelos matemáticos e físicos a serem utilizados pelo simulador para o caso específico do transistor SOI, empregando-se uma desenvolvida base teórica e medições experimentais realizadas no laboratório de microeletrônica da Escola Politécnica da USP. Analisou-se as diversas teorias relacionadas aos fenômenos físicos que levam à atuação do transistor bipolar parasitário, estudando a influência da variação de parâmetros tecnológicos peculiares à tecnologia MOS, tais quais o comprimento efetivo de canal, espessura do filme e dos óxidos e dopagem de canal, sobre a ação do mesmo e, baseando-se nos resultados obtidos, propôs-se alternativas para se minimizar os efeitos deletérios do fenômeno, que será chamado neste documento de TBP.Current integrated circuits (IC\'s) fabrication technologies based on bulk silicon CMOS (\"Complementary Metal Oxide Semicondutor\") have lately encountered difficulties with constant miniaturization and market demands. On the quest for alternatives, SOI (\"Silicon-On-Insulator\") technology, in where oxide is buried inside the traditional silicon substrate, has been well accepted as an efficient, reliable, stable and low-cost option. This work examines and evaluates, with a numerical bidimensional simulator, the vulnerability of fully-depleted SOI transistors to the deletery physical phenomenon caused by inherent parasitic bipolar junction transitor (BJT-p). The correct implementation of specific mathematical and physical models to SOI transistors was discussed based on an extensive theorical analysis and experimental measurements performed at Laboratório de Microeletrônica of Escola Politécnica da USP. The theories correlated to the physical mechanism of actuation of BJT-p were analyzed, as well of the influence of MOS technological parameters, such as gate length, channel doping, device film and oxide thickness, leading to the presentation of alternatives to minimize undesirable effects.Biblioteca Digitais de Teses e Dissertações da USPBraga, Nelson Liebentritt de AlmeidaMarques, Marlos Sampaio2001-06-22info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfhttps://www.teses.usp.br/teses/disponiveis/3/3140/tde-14112024-155225/reponame:Biblioteca Digital de Teses e Dissertações da USPinstname:Universidade de São Paulo (USP)instacron:USPLiberar o conteúdo para acesso público.info:eu-repo/semantics/openAccesspor2024-11-14T17:58:02Zoai:teses.usp.br:tde-14112024-155225Biblioteca Digital de Teses e Dissertaçõeshttp://www.teses.usp.br/PUBhttp://www.teses.usp.br/cgi-bin/mtd2br.plvirginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.bropendoar:27212024-11-14T17:58:02Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)false |
| dc.title.none.fl_str_mv |
Estudo do efeito do transistor bipolar parasitário no comportamento elétrico de dispositivos FDSOI MOSFET´s submicrométricos. Untitled in englçish |
| title |
Estudo do efeito do transistor bipolar parasitário no comportamento elétrico de dispositivos FDSOI MOSFET´s submicrométricos. |
| spellingShingle |
Estudo do efeito do transistor bipolar parasitário no comportamento elétrico de dispositivos FDSOI MOSFET´s submicrométricos. Marques, Marlos Sampaio Circuitos integrados Circuitos integrados MOS Dispositivos eletrônicos Electronic devices Integrated circuits MOS integrated circuits Transistores Transistors |
| title_short |
Estudo do efeito do transistor bipolar parasitário no comportamento elétrico de dispositivos FDSOI MOSFET´s submicrométricos. |
| title_full |
Estudo do efeito do transistor bipolar parasitário no comportamento elétrico de dispositivos FDSOI MOSFET´s submicrométricos. |
| title_fullStr |
Estudo do efeito do transistor bipolar parasitário no comportamento elétrico de dispositivos FDSOI MOSFET´s submicrométricos. |
| title_full_unstemmed |
Estudo do efeito do transistor bipolar parasitário no comportamento elétrico de dispositivos FDSOI MOSFET´s submicrométricos. |
| title_sort |
Estudo do efeito do transistor bipolar parasitário no comportamento elétrico de dispositivos FDSOI MOSFET´s submicrométricos. |
| author |
Marques, Marlos Sampaio |
| author_facet |
Marques, Marlos Sampaio |
| author_role |
author |
| dc.contributor.none.fl_str_mv |
Braga, Nelson Liebentritt de Almeida |
| dc.contributor.author.fl_str_mv |
Marques, Marlos Sampaio |
| dc.subject.por.fl_str_mv |
Circuitos integrados Circuitos integrados MOS Dispositivos eletrônicos Electronic devices Integrated circuits MOS integrated circuits Transistores Transistors |
| topic |
Circuitos integrados Circuitos integrados MOS Dispositivos eletrônicos Electronic devices Integrated circuits MOS integrated circuits Transistores Transistors |
| description |
A atual tecnologia de fabricação de circuitos integrados (CI\'s) baseada na lógica CMOS (\"Complementary Metal Oxide Semicondutor\") vem enfrentando dificuldades para acompanhar as exigências do mercado com a constante necessidade de miniaturização. Uma das alternativas em proposta, denominada SOI (\"Silicon-On-Insulator\") visa a substituição do substrato de silício tradicional por um outro sobre isolante, tendo até então sido bem aceita como opção eficiente, confiável, estável e com custos cada vez mais equivalentes à produção vigente. O objetivo geral desta dissertação de mestrado é a verificação e estudo da vulnerabilidade de transistores SOI operando com carga totalmente depletada ao fenômeno físico indesejável que caracteriza o transistor bipolar parasitário, utilizando-se, para tanto, de um simulador numérico bidimensional. Discutiu-se o emprego correto dos modelos matemáticos e físicos a serem utilizados pelo simulador para o caso específico do transistor SOI, empregando-se uma desenvolvida base teórica e medições experimentais realizadas no laboratório de microeletrônica da Escola Politécnica da USP. Analisou-se as diversas teorias relacionadas aos fenômenos físicos que levam à atuação do transistor bipolar parasitário, estudando a influência da variação de parâmetros tecnológicos peculiares à tecnologia MOS, tais quais o comprimento efetivo de canal, espessura do filme e dos óxidos e dopagem de canal, sobre a ação do mesmo e, baseando-se nos resultados obtidos, propôs-se alternativas para se minimizar os efeitos deletérios do fenômeno, que será chamado neste documento de TBP. |
| publishDate |
2001 |
| dc.date.none.fl_str_mv |
2001-06-22 |
| dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
| dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
| format |
masterThesis |
| status_str |
publishedVersion |
| dc.identifier.uri.fl_str_mv |
https://www.teses.usp.br/teses/disponiveis/3/3140/tde-14112024-155225/ |
| url |
https://www.teses.usp.br/teses/disponiveis/3/3140/tde-14112024-155225/ |
| dc.language.iso.fl_str_mv |
por |
| language |
por |
| dc.relation.none.fl_str_mv |
|
| dc.rights.driver.fl_str_mv |
Liberar o conteúdo para acesso público. info:eu-repo/semantics/openAccess |
| rights_invalid_str_mv |
Liberar o conteúdo para acesso público. |
| eu_rights_str_mv |
openAccess |
| dc.format.none.fl_str_mv |
application/pdf |
| dc.coverage.none.fl_str_mv |
|
| dc.publisher.none.fl_str_mv |
Biblioteca Digitais de Teses e Dissertações da USP |
| publisher.none.fl_str_mv |
Biblioteca Digitais de Teses e Dissertações da USP |
| dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da USP instname:Universidade de São Paulo (USP) instacron:USP |
| instname_str |
Universidade de São Paulo (USP) |
| instacron_str |
USP |
| institution |
USP |
| reponame_str |
Biblioteca Digital de Teses e Dissertações da USP |
| collection |
Biblioteca Digital de Teses e Dissertações da USP |
| repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP) |
| repository.mail.fl_str_mv |
virginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.br |
| _version_ |
1818598506433085440 |