EPLIDEX: uma ferramenta para síntese semi-automática de sistemas digitais.

Detalhes bibliográficos
Ano de defesa: 1995
Autor(a) principal: Horta, Edson Lemos
Orientador(a): Não Informado pela instituição
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Biblioteca Digitais de Teses e Dissertações da USP
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
EPLDs
Síntese de circuitos digitais
Synthesis of digital circuits
Link de acesso: https://www.teses.usp.br/teses/disponiveis/3/3141/tde-09102024-141756/
Resumo: Este trabalho descreve a EPLIDEX, uma ferramenta que possibilita a síntese semi-automática de um circuito digital descrito em HDL (Hardware Description Language - Linguagem de Descrição de Hardware) e produz uma implementação deste circuito em EPLDs (Erasable Programmable Logic Devices - Dispositivos Lógicos Programáveis Apagáveis). O ciclo de projeto de um circuito digital que faz uso de HDLs é introduzido e a arquitetura das EPLDs clássicas são explanadas em detalhes para melhorar a habilidade do projetista. O circuito que será sintetizado é descrito em Lidex, uma HDL desenvolvida na EP/PCS, para simular o comportamento de um circuito digital. Depois de um processo interativo, no qual o projetista fornece alguns parâmetros de síntese, a ferramenta sintetiza o circuito em uma ou mais EPLDs e gera alguns arquivos específicos usados para programar estes dispositivos. A linguagem Lidex é descrita de forma a deixar clara todas as construções permitidas pela EPLIDEX para se fazer uma descrição de um sistema digital sintetizável. Existem algumas construções utilizadas pelo Lidex que não são válidas na EPLIDEX, porém tais restrições não comprometem a generalidade da ferramenta.
id USP_57f3783058e682b644b14b4a904f96d3
oai_identifier_str oai:teses.usp.br:tde-09102024-141756
network_acronym_str USP
network_name_str Biblioteca Digital de Teses e Dissertações da USP
repository_id_str
spelling EPLIDEX: uma ferramenta para síntese semi-automática de sistemas digitais.Untitled in englishEPLDsEPLDsSíntese de circuitos digitaisSynthesis of digital circuitsEste trabalho descreve a EPLIDEX, uma ferramenta que possibilita a síntese semi-automática de um circuito digital descrito em HDL (Hardware Description Language - Linguagem de Descrição de Hardware) e produz uma implementação deste circuito em EPLDs (Erasable Programmable Logic Devices - Dispositivos Lógicos Programáveis Apagáveis). O ciclo de projeto de um circuito digital que faz uso de HDLs é introduzido e a arquitetura das EPLDs clássicas são explanadas em detalhes para melhorar a habilidade do projetista. O circuito que será sintetizado é descrito em Lidex, uma HDL desenvolvida na EP/PCS, para simular o comportamento de um circuito digital. Depois de um processo interativo, no qual o projetista fornece alguns parâmetros de síntese, a ferramenta sintetiza o circuito em uma ou mais EPLDs e gera alguns arquivos específicos usados para programar estes dispositivos. A linguagem Lidex é descrita de forma a deixar clara todas as construções permitidas pela EPLIDEX para se fazer uma descrição de um sistema digital sintetizável. Existem algumas construções utilizadas pelo Lidex que não são válidas na EPLIDEX, porém tais restrições não comprometem a generalidade da ferramenta.This work describes EPLIDEX, a tool that provides a semi-automatic synthesis of a digital circuit described in a Hardware Description Language and produces an implementation of this circuit in EPLDs (Erasable Programmable Logic Devices). The project cycle of a digital circuit that makes use of HDLs is introduced, and the architecture of classic EPLDs is explained in details to improve the designer skill. The circuit that will be synthesized is described in LIDEX, a HDL developed at Computer Engineering and Digital Systems Department of Escola Politécnica da USP, to simulate the behavior of digital circuits. After an iterating process, in which the designer gives some synthesis parameters, the tool synthesizes the circuit in one or more EPLDs and generates some specific files used to program these devices. The LIDEX language is described to show all the constructions allowed by EPLIDEX to make a description of a Digital System synthesizable. There are some restrictions to the LIDEX constructions whenever they are applied to the EPLIDEX tool. Such restrictions do not remove the generality of this tool. Finally, to show how the tool works, three examples are described and synthesized by EPLIDEX: a traffic controller, a washing machine controller and a RISC (Reduced Instruction Set Computer).Biblioteca Digitais de Teses e Dissertações da USPRuggiero, Wilson VicenteHorta, Edson Lemos1995-07-12info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfhttps://www.teses.usp.br/teses/disponiveis/3/3141/tde-09102024-141756/reponame:Biblioteca Digital de Teses e Dissertações da USPinstname:Universidade de São Paulo (USP)instacron:USPLiberar o conteúdo para acesso público.info:eu-repo/semantics/openAccesspor2024-10-09T17:29:02Zoai:teses.usp.br:tde-09102024-141756Biblioteca Digital de Teses e Dissertaçõeshttp://www.teses.usp.br/PUBhttp://www.teses.usp.br/cgi-bin/mtd2br.plvirginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.bropendoar:27212024-10-09T17:29:02Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)false
dc.title.none.fl_str_mv EPLIDEX: uma ferramenta para síntese semi-automática de sistemas digitais.
Untitled in english
title EPLIDEX: uma ferramenta para síntese semi-automática de sistemas digitais.
spellingShingle EPLIDEX: uma ferramenta para síntese semi-automática de sistemas digitais.
Horta, Edson Lemos
EPLDs
EPLDs
Síntese de circuitos digitais
Synthesis of digital circuits
title_short EPLIDEX: uma ferramenta para síntese semi-automática de sistemas digitais.
title_full EPLIDEX: uma ferramenta para síntese semi-automática de sistemas digitais.
title_fullStr EPLIDEX: uma ferramenta para síntese semi-automática de sistemas digitais.
title_full_unstemmed EPLIDEX: uma ferramenta para síntese semi-automática de sistemas digitais.
title_sort EPLIDEX: uma ferramenta para síntese semi-automática de sistemas digitais.
author Horta, Edson Lemos
author_facet Horta, Edson Lemos
author_role author
dc.contributor.none.fl_str_mv Ruggiero, Wilson Vicente
dc.contributor.author.fl_str_mv Horta, Edson Lemos
dc.subject.por.fl_str_mv EPLDs
EPLDs
Síntese de circuitos digitais
Synthesis of digital circuits
topic EPLDs
EPLDs
Síntese de circuitos digitais
Synthesis of digital circuits
description Este trabalho descreve a EPLIDEX, uma ferramenta que possibilita a síntese semi-automática de um circuito digital descrito em HDL (Hardware Description Language - Linguagem de Descrição de Hardware) e produz uma implementação deste circuito em EPLDs (Erasable Programmable Logic Devices - Dispositivos Lógicos Programáveis Apagáveis). O ciclo de projeto de um circuito digital que faz uso de HDLs é introduzido e a arquitetura das EPLDs clássicas são explanadas em detalhes para melhorar a habilidade do projetista. O circuito que será sintetizado é descrito em Lidex, uma HDL desenvolvida na EP/PCS, para simular o comportamento de um circuito digital. Depois de um processo interativo, no qual o projetista fornece alguns parâmetros de síntese, a ferramenta sintetiza o circuito em uma ou mais EPLDs e gera alguns arquivos específicos usados para programar estes dispositivos. A linguagem Lidex é descrita de forma a deixar clara todas as construções permitidas pela EPLIDEX para se fazer uma descrição de um sistema digital sintetizável. Existem algumas construções utilizadas pelo Lidex que não são válidas na EPLIDEX, porém tais restrições não comprometem a generalidade da ferramenta.
publishDate 1995
dc.date.none.fl_str_mv 1995-07-12
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://www.teses.usp.br/teses/disponiveis/3/3141/tde-09102024-141756/
url https://www.teses.usp.br/teses/disponiveis/3/3141/tde-09102024-141756/
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv
dc.rights.driver.fl_str_mv Liberar o conteúdo para acesso público.
info:eu-repo/semantics/openAccess
rights_invalid_str_mv Liberar o conteúdo para acesso público.
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.coverage.none.fl_str_mv
dc.publisher.none.fl_str_mv Biblioteca Digitais de Teses e Dissertações da USP
publisher.none.fl_str_mv Biblioteca Digitais de Teses e Dissertações da USP
dc.source.none.fl_str_mv
reponame:Biblioteca Digital de Teses e Dissertações da USP
instname:Universidade de São Paulo (USP)
instacron:USP
instname_str Universidade de São Paulo (USP)
instacron_str USP
institution USP
reponame_str Biblioteca Digital de Teses e Dissertações da USP
collection Biblioteca Digital de Teses e Dissertações da USP
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)
repository.mail.fl_str_mv virginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.br
_version_ 1818279184001138688

Registros relacionados