Comutador ATM reconfigurável dinamicamente através de hardware.

• Ano de defesa: 2002
• Autor(a) principal: Horta, Edson Lemos
• Tipo de documento: Tese
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Biblioteca Digitais de Teses e Dissertações da USP
• Palavras-chave em Português: ATM (Computer networks); ATM (Redes de computadores)
• Link de acesso: https://www.teses.usp.br/teses/disponiveis/3/3142/tde-12112024-112146/

Através da utilização de FPGAs (\"Field Programmable Gate Arrays\"), é possível a implementação de SPRs (\"Sistemas Parcialmente Reconfiguráveis\"). A principal característica destes sistemas é a possibilidade de alterar parte do seu hardware, para implementar novas funções, sem que o resto do sistema pare de funcionar. Esta tese mostra que é possível a implementação de um comutador ATM reconfigurável dinamicamente através de hardware, em um único FPGA, utilizando o conceito de SPRs. Para a programação destes dispositivos é utilizado um arquivo denominado \"bitstream\". O principal problema existente quanto a implementação de um SPR em um único FPGA é exatamente a geração dos \"bitstreams\" parciais, contendo apenas os bits necessários à configuração da parte que será atualizada no chip. A ferramenta PARBIT, desenvolvida especialmente para a geração de \"bitstreams\" parciais para os FPGAs da família Virtex, da Xilinx Inc., é definida, especificada, desenvolvida e apresentada neste trabalho. Juntamente com ela, é apresentado o método de projeto para a geração correta dos arquivos de entrada para a mesma, utilizando ferramentas disponíveis comercialmente. A arquitetura dos componentes da família Virtex é descrita neste trabalho, juntamente com a estrutura do arquivo de configuração, para que o leitor compreenda de que maneira é possível selecionar uma área qualquer do FPGA e extrair apenas os bits necessários à configuração da mesma.