Implementação e análise de um TRNG baseado em RO-PUF

Detalhes bibliográficos
Ano de defesa: 2025
Autor(a) principal: Costa Júnior, Álvaro
Orientador(a): Não Informado pela instituição
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Biblioteca Digitais de Teses e Dissertações da USP
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
FPGA
Hardware Security
PUF
Segurança de Hardware
TRNG
Link de acesso: https://www.teses.usp.br/teses/disponiveis/18/18152/tde-26032025-083917/
Resumo: O avanço tecnológico tem conferido uma importância crescente à segurança de hardware na sociedade contemporânea. Os circuitos eletrônicos estão presentes em uma ampla gama de dispositivos, desde equipamentos de telecomunicações até sistemas financeiros e governamentais. Embora sejam realizados investimentos significativos em criptografia e técnicas de proteção de circuitos por meio da geração de chaves secretas, muitos invasores conseguem quebrar essas chaves por meio de engenharia reversa. Tal situação ocasiona graves prejuízos financeiros, como a violação de circuitos integrados e placas completas. Diante desse cenário, as funções físicamente não clonáveis surgiram como uma alternativa aos métodos tradicionais de segurança de hardware, aproveitando as variações físicas intrínsecas aos próprios circuitos como forma de proteção. Esta dissertação apresenta a implementação e análise de um Gerador de Números Verdadeiramente Aleatórios (TRNG) baseado em Funções Físicamente Não Clonáveis (PUFs) utilizando Osciladores em Anel (ROs) em plataformas FPGA. O projeto emprega técnicas de pós- processamento, incluindo balanceamento de bits, permutação e hashing, para aprimorar as propriedades de aleatoriedade das sequências geradas. A viabilidade do projeto foi avaliada em duas plataformas FPGA (DE10-Lite e RZ-EasyFPGA), sendo submetido a testes baseados nas normas NIST SP 800-22 e ISO/IEC 18031. Os resultados mostram melhorias em métricas como entropia, uniformidade e independência dos fluxos de bits, destacando o potencial do modelo para aplicações futuras em outros dispositivos.
id USP_8034f38f3cfaf9ba7d1691b09e999016
oai_identifier_str oai:teses.usp.br:tde-26032025-083917
network_acronym_str USP
network_name_str Biblioteca Digital de Teses e Dissertações da USP
repository_id_str
spelling Implementação e análise de um TRNG baseado em RO-PUFImplementation and analysis of a TRNG based on RO-PUFFPGAFPGAHardware SecurityPUFPUFSegurança de HardwareTRNGTRNGO avanço tecnológico tem conferido uma importância crescente à segurança de hardware na sociedade contemporânea. Os circuitos eletrônicos estão presentes em uma ampla gama de dispositivos, desde equipamentos de telecomunicações até sistemas financeiros e governamentais. Embora sejam realizados investimentos significativos em criptografia e técnicas de proteção de circuitos por meio da geração de chaves secretas, muitos invasores conseguem quebrar essas chaves por meio de engenharia reversa. Tal situação ocasiona graves prejuízos financeiros, como a violação de circuitos integrados e placas completas. Diante desse cenário, as funções físicamente não clonáveis surgiram como uma alternativa aos métodos tradicionais de segurança de hardware, aproveitando as variações físicas intrínsecas aos próprios circuitos como forma de proteção. Esta dissertação apresenta a implementação e análise de um Gerador de Números Verdadeiramente Aleatórios (TRNG) baseado em Funções Físicamente Não Clonáveis (PUFs) utilizando Osciladores em Anel (ROs) em plataformas FPGA. O projeto emprega técnicas de pós- processamento, incluindo balanceamento de bits, permutação e hashing, para aprimorar as propriedades de aleatoriedade das sequências geradas. A viabilidade do projeto foi avaliada em duas plataformas FPGA (DE10-Lite e RZ-EasyFPGA), sendo submetido a testes baseados nas normas NIST SP 800-22 e ISO/IEC 18031. Os resultados mostram melhorias em métricas como entropia, uniformidade e independência dos fluxos de bits, destacando o potencial do modelo para aplicações futuras em outros dispositivos.Technological advancements have increasingly emphasized the importance of hardware security in contemporary society. Electronic circuits are embedded in a wide range of devices, from telecommunications equipment to financial and governmental systems. Despite significant investments in cryptography and circuit protection techniques through the generation of secret keys, many attackers succeed in breaking these keys via reverse engineering, causing severe financial damage, such as the violation of integrated circuits and complete boards. In this context, Physically Unclonable Functions (PUFs) have emerged as an alternative to traditional hardware security methods, leveraging intrinsic physical variations within the circuits themselves as a form of protection. This dissertation presents the implementation and analysis of a True Random Number Generator (TRNG) based on PUFs employing Ring Oscillators (ROs) on FPGA platforms. The project utilizes post-processing techniques, including bit balancing, permutation, and hashing, to enhance the randomness properties of the generated sequences. The viability of the proposed system was evaluated on two FPGA platforms (DE10-Lite and RZ-EasyFPGA) and subjected to tests following the NIST SP 800-22 and ISO/IEC 18031 standards. The results demonstrate improvements in metrics such as entropy, uniformity, and bitstream independence, highlighting the potential of this model for future applications in other devices.Biblioteca Digitais de Teses e Dissertações da USPLuppe, MaximiliamCosta Júnior, Álvaro2025-02-28info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfhttps://www.teses.usp.br/teses/disponiveis/18/18152/tde-26032025-083917/reponame:Biblioteca Digital de Teses e Dissertações da USPinstname:Universidade de São Paulo (USP)instacron:USPLiberar o conteúdo para acesso público.info:eu-repo/semantics/openAccesspor2025-05-13T13:53:24Zoai:teses.usp.br:tde-26032025-083917Biblioteca Digital de Teses e Dissertaçõeshttp://www.teses.usp.br/PUBhttp://www.teses.usp.br/cgi-bin/mtd2br.plvirginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.bropendoar:27212025-05-13T13:53:24Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)false
dc.title.none.fl_str_mv Implementação e análise de um TRNG baseado em RO-PUF
Implementation and analysis of a TRNG based on RO-PUF
title Implementação e análise de um TRNG baseado em RO-PUF
spellingShingle Implementação e análise de um TRNG baseado em RO-PUF
Costa Júnior, Álvaro
FPGA
FPGA
Hardware Security
PUF
PUF
Segurança de Hardware
TRNG
TRNG
title_short Implementação e análise de um TRNG baseado em RO-PUF
title_full Implementação e análise de um TRNG baseado em RO-PUF
title_fullStr Implementação e análise de um TRNG baseado em RO-PUF
title_full_unstemmed Implementação e análise de um TRNG baseado em RO-PUF
title_sort Implementação e análise de um TRNG baseado em RO-PUF
author Costa Júnior, Álvaro
author_facet Costa Júnior, Álvaro
author_role author
dc.contributor.none.fl_str_mv Luppe, Maximiliam
dc.contributor.author.fl_str_mv Costa Júnior, Álvaro
dc.subject.por.fl_str_mv FPGA
FPGA
Hardware Security
PUF
PUF
Segurança de Hardware
TRNG
TRNG
topic FPGA
FPGA
Hardware Security
PUF
PUF
Segurança de Hardware
TRNG
TRNG
description O avanço tecnológico tem conferido uma importância crescente à segurança de hardware na sociedade contemporânea. Os circuitos eletrônicos estão presentes em uma ampla gama de dispositivos, desde equipamentos de telecomunicações até sistemas financeiros e governamentais. Embora sejam realizados investimentos significativos em criptografia e técnicas de proteção de circuitos por meio da geração de chaves secretas, muitos invasores conseguem quebrar essas chaves por meio de engenharia reversa. Tal situação ocasiona graves prejuízos financeiros, como a violação de circuitos integrados e placas completas. Diante desse cenário, as funções físicamente não clonáveis surgiram como uma alternativa aos métodos tradicionais de segurança de hardware, aproveitando as variações físicas intrínsecas aos próprios circuitos como forma de proteção. Esta dissertação apresenta a implementação e análise de um Gerador de Números Verdadeiramente Aleatórios (TRNG) baseado em Funções Físicamente Não Clonáveis (PUFs) utilizando Osciladores em Anel (ROs) em plataformas FPGA. O projeto emprega técnicas de pós- processamento, incluindo balanceamento de bits, permutação e hashing, para aprimorar as propriedades de aleatoriedade das sequências geradas. A viabilidade do projeto foi avaliada em duas plataformas FPGA (DE10-Lite e RZ-EasyFPGA), sendo submetido a testes baseados nas normas NIST SP 800-22 e ISO/IEC 18031. Os resultados mostram melhorias em métricas como entropia, uniformidade e independência dos fluxos de bits, destacando o potencial do modelo para aplicações futuras em outros dispositivos.
publishDate 2025
dc.date.none.fl_str_mv 2025-02-28
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://www.teses.usp.br/teses/disponiveis/18/18152/tde-26032025-083917/
url https://www.teses.usp.br/teses/disponiveis/18/18152/tde-26032025-083917/
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv
dc.rights.driver.fl_str_mv Liberar o conteúdo para acesso público.
info:eu-repo/semantics/openAccess
rights_invalid_str_mv Liberar o conteúdo para acesso público.
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.coverage.none.fl_str_mv
dc.publisher.none.fl_str_mv Biblioteca Digitais de Teses e Dissertações da USP
publisher.none.fl_str_mv Biblioteca Digitais de Teses e Dissertações da USP
dc.source.none.fl_str_mv
reponame:Biblioteca Digital de Teses e Dissertações da USP
instname:Universidade de São Paulo (USP)
instacron:USP
instname_str Universidade de São Paulo (USP)
instacron_str USP
institution USP
reponame_str Biblioteca Digital de Teses e Dissertações da USP
collection Biblioteca Digital de Teses e Dissertações da USP
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)
repository.mail.fl_str_mv virginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.br
_version_ 1844786347475206144

Registros relacionados