Estudo do efeito da temperatura em um amplificador operacional de transcondutância projetado com SOI FinFETs.

• Ano de defesa: 2024
• Autor(a) principal: Hilkner, Henrique
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Biblioteca Digitais de Teses e Dissertações da USP
• Palavras-chave em Português: Analog circuits; Cadence virtuoso; Circuitos analógicos; Efeitos da temperatura; gm/ID methodology; Metodologia gm/ID; OTA project; Projeto de OTA; Sentaurus workbench; Sentaurus workbench; Simulação; Simulation; SOI FinFETs; Temperature effects; Virtuous cadence
• Link de acesso: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-31012025-093012/

Este trabalho apresenta o projeto e simulação de um circuito integrado de um amplificador operacional de transcondutância (Operational Transconductance Amplifier, OTA) de dois estágios, utilizando-se dados experimentais de Silicon-On- Insulator Fin-Field-Effect-Transistors (SOI FinFETs) em temperatura ambiente e metodologia gm / ID para o projeto do circuito. O circuito de polarização do OTA foi construído com uma fonte de corrente não ideal (usando apenas dois transistores), e também ideal (simulando comportamento insensível à temperatura). O circuito com fonte de corrente não ideal foi projetado e simulado para transistores com comprimentos de canal LG de 150, 400 e 900 nm, à temperatura ambiente (300 K). Os circuitos com fonte de corrente não ideal e ideal foram projetados e simulados com transistores de comprimento de canal LG de 150 nm, em temperaturas entre 180 K e 600 K, com passos de 60 K. No projeto, foi utilizado o simulador de circuitos Cadence Virtuoso, e para isso foram criados modelos de todos os transistores utilizados no trabalho usando-se a metodologia Lookup Table (LUT). O impacto do aumento da temperatura nos SOI FinFETs foi realizado através de simulações numéricas de dispositivos (Sentaurus, da Synopsys), e posteriormente modelandose usando a respectiva LUT na simulação de circuitos com o simulador de circuitos Cadence Virtuoso. Como resultado, os circuitos construídos com dispositivos de maiores comprimentos de canal apresentaram menor consumo de corrente, menor potência dissipada, maiores tensões Early e melhores ganhos de tensão, sendo este último passando de 67,2 dB (LG = 150 nm) para 96,9 dB (LG = 900 nm). Porém, como menores correntes resultam em menores transcondutâncias, houve redução nos valores do produto ganho-faixa de frequência GBW, passando de 755 MHz (LG = 150 nm) para 89 MHz (LG = 900 nm). Para os circuitos com transistores de LG = 150 nm a diferentes temperaturas, observou-se uma redução nos valores de correntes e transcondutâncias devido à degradação da mobilidade dos portadores, conforme o aumento da temperatura. Menores valores de transcondutância resultaram em menores valores de GBW, que passou de 1250 MHz em 180 K para 313 MHz em 600 K, para o circuito com fonte de corrente não ideal, e de 1116 MHz em 180 K para 352 MHz em 600 K, para o circuito com fonte de corrente ideal. Uma vez que as eficiências gm / ID dos transistores e tensões Early também sofreram degradações com o aumento da temperatura, notou-se redução no ganho de tensão AV do circuito de 72,8 dB em 180 K para 54,0 dB em 600 K, para o circuito com fonte de corrente não ideal, e de 75,7 dB em 180 K para 51,9 dB em 600 K, para o circuito com fonte de corrente ideal. Comparando-se as topologias implementadas com fontes de corrente não ideal e ideal no circuito de polarização dos circuitos, não houve diferenças consideráveis no ganho de tensão AV, GBW e margem de fase. As análises desta topologia do OTA com transistores de diferentes comprimentos de canal ou diferentes temperaturas concluem que o circuito apresenta estabilidade sob tais condições. Especificamente sob variações de temperatura, concluiu-se que não há vantagens significativas para se utilizar uma topologia mais complexa para a fonte de corrente de polarização (para torná-lo próximo do ideal) em comparação como a fonte simples de dois transistores utilizada.