Caracterização elétrica e simulação do transistor SOI MOSFET de porta gêmea.

Detalhes bibliográficos
Ano de defesa: 2000
Autor(a) principal: Hoashi, Paulo Tetsuo
Orientador(a): Não Informado pela instituição
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Biblioteca Digitais de Teses e Dissertações da USP
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Transistores
Transistors
Link de acesso: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-19112024-095421/
Resumo: Neste trabalho é estudado o dispositivo SOI MOSFET de porta gêmea. Inicialmente é realizada uma série de curvas características em transistores SOI de porta gêmea com diferentes geometrias, o que motiva a necessidade de um estudo mais aprofundado do comportamento físico do mesmos. Diversas análises são realizadas com a auxilio de simuladores de dispositivos e de circuitos para explicação das curvas experimentais obtidas. Em primeira análise o dispositivo SOI MOSFET de porta gêmea pode ser descrito como se fosse dois transistores SOI em série, o transistor mestre e o escravo. Observou-se que o dispositivo não sofre alteração na tensão de limiar para qualquer relação do comprimento de canal do transistor mestre e escravo do dispositivo principal. Porém, dependendo da configuração dos comprimentos de canal dos transistores mestre e escravo, o efeito de elevação abrupta de corrente é notado nas curvas características de SOI MOSFET de porta gêmea camada espessa e em camada fina com a segunda interface acumulada. Já em SOI MOSFET de porta gêmea de camada fina observa-se o aparecimento do efeito bipolar parasitário nos transistores mestre e escravo em tensões de dreno diferentes e não ocorre o efeito de elevação abrupta de corrente.
id USP_ef1255707f4428e9ef9a97d28425a44d
oai_identifier_str oai:teses.usp.br:tde-19112024-095421
network_acronym_str USP
network_name_str Biblioteca Digital de Teses e Dissertações da USP
repository_id_str
spelling Caracterização elétrica e simulação do transistor SOI MOSFET de porta gêmea.Untitled in englishTransistoresTransistorsNeste trabalho é estudado o dispositivo SOI MOSFET de porta gêmea. Inicialmente é realizada uma série de curvas características em transistores SOI de porta gêmea com diferentes geometrias, o que motiva a necessidade de um estudo mais aprofundado do comportamento físico do mesmos. Diversas análises são realizadas com a auxilio de simuladores de dispositivos e de circuitos para explicação das curvas experimentais obtidas. Em primeira análise o dispositivo SOI MOSFET de porta gêmea pode ser descrito como se fosse dois transistores SOI em série, o transistor mestre e o escravo. Observou-se que o dispositivo não sofre alteração na tensão de limiar para qualquer relação do comprimento de canal do transistor mestre e escravo do dispositivo principal. Porém, dependendo da configuração dos comprimentos de canal dos transistores mestre e escravo, o efeito de elevação abrupta de corrente é notado nas curvas características de SOI MOSFET de porta gêmea camada espessa e em camada fina com a segunda interface acumulada. Já em SOI MOSFET de porta gêmea de camada fina observa-se o aparecimento do efeito bipolar parasitário nos transistores mestre e escravo em tensões de dreno diferentes e não ocorre o efeito de elevação abrupta de corrente.In this work it is studied the twin gate SOI MOSFET. Initially a series of I-V curves is performed using in twin gate SOI MOSFET transistors for different geometries, which motivates the necessity of a study details of their physical behavior. Various analyses are performed using devices and circuits simulators to in order to help us to understand the experimental results. At first analysis, the twin gate SOI MOSFET can be described as two SOI MOSFETs in series, being the master and the slave transistor. It was observed that the threshold voltage does not suffer alteration according to the channel length of the transistor master\'s and slave of the main device. But, depending on the channel lengths configuration of the master and slave transistors, the kink effect is observed in the I-V curves for thick film twin gate SOI MOSFET thick film and in thin film where the second interface in accumulated interface. On the other hand, in thin film twin gate SOI MOSFET the parasitic bipolar effect is observed in the both transistors (master and slave) in drain voltage of different and not occur the kink effect.Biblioteca Digitais de Teses e Dissertações da USPMartino, João AntonioHoashi, Paulo Tetsuo2000-12-11info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfhttps://www.teses.usp.br/teses/disponiveis/3/3140/tde-19112024-095421/reponame:Biblioteca Digital de Teses e Dissertações da USPinstname:Universidade de São Paulo (USP)instacron:USPLiberar o conteúdo para acesso público.info:eu-repo/semantics/openAccesspor2024-11-19T11:59:02Zoai:teses.usp.br:tde-19112024-095421Biblioteca Digital de Teses e Dissertaçõeshttp://www.teses.usp.br/PUBhttp://www.teses.usp.br/cgi-bin/mtd2br.plvirginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.bropendoar:27212024-11-19T11:59:02Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)false
dc.title.none.fl_str_mv Caracterização elétrica e simulação do transistor SOI MOSFET de porta gêmea.
Untitled in english
title Caracterização elétrica e simulação do transistor SOI MOSFET de porta gêmea.
spellingShingle Caracterização elétrica e simulação do transistor SOI MOSFET de porta gêmea.
Hoashi, Paulo Tetsuo
Transistores
Transistors
title_short Caracterização elétrica e simulação do transistor SOI MOSFET de porta gêmea.
title_full Caracterização elétrica e simulação do transistor SOI MOSFET de porta gêmea.
title_fullStr Caracterização elétrica e simulação do transistor SOI MOSFET de porta gêmea.
title_full_unstemmed Caracterização elétrica e simulação do transistor SOI MOSFET de porta gêmea.
title_sort Caracterização elétrica e simulação do transistor SOI MOSFET de porta gêmea.
author Hoashi, Paulo Tetsuo
author_facet Hoashi, Paulo Tetsuo
author_role author
dc.contributor.none.fl_str_mv Martino, João Antonio
dc.contributor.author.fl_str_mv Hoashi, Paulo Tetsuo
dc.subject.por.fl_str_mv Transistores
Transistors
topic Transistores
Transistors
description Neste trabalho é estudado o dispositivo SOI MOSFET de porta gêmea. Inicialmente é realizada uma série de curvas características em transistores SOI de porta gêmea com diferentes geometrias, o que motiva a necessidade de um estudo mais aprofundado do comportamento físico do mesmos. Diversas análises são realizadas com a auxilio de simuladores de dispositivos e de circuitos para explicação das curvas experimentais obtidas. Em primeira análise o dispositivo SOI MOSFET de porta gêmea pode ser descrito como se fosse dois transistores SOI em série, o transistor mestre e o escravo. Observou-se que o dispositivo não sofre alteração na tensão de limiar para qualquer relação do comprimento de canal do transistor mestre e escravo do dispositivo principal. Porém, dependendo da configuração dos comprimentos de canal dos transistores mestre e escravo, o efeito de elevação abrupta de corrente é notado nas curvas características de SOI MOSFET de porta gêmea camada espessa e em camada fina com a segunda interface acumulada. Já em SOI MOSFET de porta gêmea de camada fina observa-se o aparecimento do efeito bipolar parasitário nos transistores mestre e escravo em tensões de dreno diferentes e não ocorre o efeito de elevação abrupta de corrente.
publishDate 2000
dc.date.none.fl_str_mv 2000-12-11
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://www.teses.usp.br/teses/disponiveis/3/3140/tde-19112024-095421/
url https://www.teses.usp.br/teses/disponiveis/3/3140/tde-19112024-095421/
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv
dc.rights.driver.fl_str_mv Liberar o conteúdo para acesso público.
info:eu-repo/semantics/openAccess
rights_invalid_str_mv Liberar o conteúdo para acesso público.
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.coverage.none.fl_str_mv
dc.publisher.none.fl_str_mv Biblioteca Digitais de Teses e Dissertações da USP
publisher.none.fl_str_mv Biblioteca Digitais de Teses e Dissertações da USP
dc.source.none.fl_str_mv
reponame:Biblioteca Digital de Teses e Dissertações da USP
instname:Universidade de São Paulo (USP)
instacron:USP
instname_str Universidade de São Paulo (USP)
instacron_str USP
institution USP
reponame_str Biblioteca Digital de Teses e Dissertações da USP
collection Biblioteca Digital de Teses e Dissertações da USP
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)
repository.mail.fl_str_mv virginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.br
_version_ 1818598506964713472

Registros relacionados