Pré-processamento de cenários para reconfiguração de roteamento eficiente em MPSOC baseado em NoC tolerante a falhas
| Ano de defesa: | 2015 |
|---|---|
| Autor(a) principal: | |
| Orientador(a): | |
| Banca de defesa: | |
| Tipo de documento: | Tese |
| Tipo de acesso: | Acesso aberto |
| Idioma: | por |
| Instituição de defesa: |
Não Informado pela instituição
|
| Programa de Pós-Graduação: |
Não Informado pela instituição
|
| Departamento: |
Não Informado pela instituição
|
| País: |
Não Informado pela instituição
|
| Palavras-chave em Português: | |
| Link de acesso: | http://www.repositorio.ufc.br/handle/riufc/13376 |
Resumo: | The latest technologies of integrated circuit manufacturing allow billions of transistors to be arranged on a single chip, enabling us to implement a complex parallel system, which requires a communications architecture with high scalability and high degree of parallelism, such as a Network-on-Chip (NoC). These technologies are very close to physical limitations, which increases the quantity of faults in circuit manufacturing and at runtime. Therefore, it is essential to provide a method for fault recovery that would enable the NoC to operate in the presence of faults and still ensure deadlock-free routing. The preprocessing of the most probable fault scenarios allows us to anticipate the calculation of deadlock-free routing, reducing the time that is necessary to interrupt the system during a fault occurrence. This work proposes a technique that employs the preprocessing of fault scenarios based on forecasting fault tendencies, which is performed with a fault threshold circuit operating in agreement with high-level software. The technique encompasses methods for dissimilarity analysis of scenarios based on cross-correlation measurements of fault link matrices, which allow us to define a reduced and efficient set of fault coverage scenarios. Experimental results employing RTL simulation with synthetic traffic prove the quality of the analytic metrics that are used to select the preprocessed scenarios. Furthermore, the experiments show the efficacy and efficiency of the proposed dissimilarity methods, quantifying the latency penalization when using the coverage scenarios approach |
| id |
UFC-7_f6fe216520b4a59ce11c9db5ad4bc4c3 |
|---|---|
| oai_identifier_str |
oai:repositorio.ufc.br:riufc/13376 |
| network_acronym_str |
UFC-7 |
| network_name_str |
Repositório Institucional da Universidade Federal do Ceará (UFC) |
| repository_id_str |
|
| spelling |
Silveira, Jarbas Aryel Nunes daMarcon, César Augusto MissioCortez, Paulo César2015-10-09T15:40:52Z2015-10-09T15:40:52Z2015SILVEIRA, J. A. N. Pré-processamento de cenários para reconfiguração de roteamento eficiente em MPSOC baseado em NoC tolerante a falhas. 2015. 86 f. Tese (Doutorado em Engenharia de Teleinformática)–Centro de Tecnologia, Universidade Federal do Ceará, Fortaleza, 2015.http://www.repositorio.ufc.br/handle/riufc/13376The latest technologies of integrated circuit manufacturing allow billions of transistors to be arranged on a single chip, enabling us to implement a complex parallel system, which requires a communications architecture with high scalability and high degree of parallelism, such as a Network-on-Chip (NoC). These technologies are very close to physical limitations, which increases the quantity of faults in circuit manufacturing and at runtime. Therefore, it is essential to provide a method for fault recovery that would enable the NoC to operate in the presence of faults and still ensure deadlock-free routing. The preprocessing of the most probable fault scenarios allows us to anticipate the calculation of deadlock-free routing, reducing the time that is necessary to interrupt the system during a fault occurrence. This work proposes a technique that employs the preprocessing of fault scenarios based on forecasting fault tendencies, which is performed with a fault threshold circuit operating in agreement with high-level software. The technique encompasses methods for dissimilarity analysis of scenarios based on cross-correlation measurements of fault link matrices, which allow us to define a reduced and efficient set of fault coverage scenarios. Experimental results employing RTL simulation with synthetic traffic prove the quality of the analytic metrics that are used to select the preprocessed scenarios. Furthermore, the experiments show the efficacy and efficiency of the proposed dissimilarity methods, quantifying the latency penalization when using the coverage scenarios approachAs últimas tecnologias de fabricação de circuitos integrados habilitam bilhões de transistores a serem postos em um único chip, permitindo implementar um sistema paralelo complexo, o qual requer uma arquitetura de comunicação que tenha grande escalabilidade e alto grau de paralelismo, tal como uma rede intrachip, em inglês, Network-on-Chip (NoC). Estas tecnologias estão muito próximas de limitações físicas, aumentando a quantidade de falhas na fabricação dos circuitos e em tempo de operação. Portanto, é essencial fornecer um método para recuperação de falha que permita a NoC operar na presença de falhas e ainda garantir roteamento livre de deadlock. O pré-processamento de cenários de falha mais prováveis permite antecipar o cálculo de rotas livres de deadlock, reduzindo o tempo necessário para interromper o sistema durante a ocorrência de uma falha. Esta tese propõe uma técnica que emprega o pré-processamento de cenários de falha baseado na previsão de tendência de falhas, a qual é realizada com um circuito de limiar de falha operando em conjunto com um software de alto nível. A técnica contempla análises de métodos de dissimilaridade de cenários baseadas na correlação cruzada de matrizes bidimensionais de conexões com falha, que permite definir um conjunto reduzido e eficiente de cenários de cobertura de falhas. Resultados experimentais, empregando simulação com precisão em nível de ciclo e tráfego sintético, provam a qualidade das métricas analíticas usadas para selecionar os cenários pré-processados. Além do mais, os experimentos mostraram a eficácia e eficiência dos métodos de dissimilaridades propostos, quantificando a penalização de latência no uso da abordagem de cenários de coberturaTeleinformáticaTopologia irregularMétodos de roteamentoPré-processamento de cenários para reconfiguração de roteamento eficiente em MPSOC baseado em NoC tolerante a falhasScenarios preprocessing for efficient routing reconfiguration in MPSoC fault tolerance Noc basedinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisporreponame:Repositório Institucional da Universidade Federal do Ceará (UFC)instname:Universidade Federal do Ceará (UFC)instacron:UFCinfo:eu-repo/semantics/openAccessORIGINAL2015_tese_jansilveira.pdf2015_tese_jansilveira.pdfapplication/pdf2586375http://repositorio.ufc.br/bitstream/riufc/13376/1/2015_tese_jansilveira.pdfa9fba4ff689db3af8a0aa7785e038080MD51LICENSElicense.txtlicense.txttext/plain; charset=utf-81786http://repositorio.ufc.br/bitstream/riufc/13376/2/license.txt8c4401d3d14722a7ca2d07c782a1aab3MD52riufc/133762020-08-24 13:05:38.0oai:repositorio.ufc.br:riufc/13376w4kgbmVjZXNzw6FyaW8gY29uY29yZGFyIGNvbSBhIGxpY2Vuw6dhIGRlIGRpc3RyaWJ1acOnw6NvIG7Do28tZXhjbHVzaXZhLAphbnRlcyBxdWUgbyBkb2N1bWVudG8gcG9zc2EgYXBhcmVjZXIgbm8gUmVwb3NpdMOzcmlvLiBQb3IgZmF2b3IsIGxlaWEgYQpsaWNlbsOnYSBhdGVudGFtZW50ZS4gQ2FzbyBuZWNlc3NpdGUgZGUgYWxndW0gZXNjbGFyZWNpbWVudG8gZW50cmUgZW0KY29udGF0byBhdHJhdsOpcyBkZTogcmVwb3NpdG9yaW9AdWZjLmJyIG91ICg4NSkzMzY2LTk1MDguCgpMSUNFTsOHQSBERSBESVNUUklCVUnDh8ODTyBOw4NPLUVYQ0xVU0lWQQoKQW8gYXNzaW5hciBlIGVudHJlZ2FyIGVzdGEgbGljZW7Dp2EsIG8vYSBTci4vU3JhLiAoYXV0b3Igb3UgZGV0ZW50b3IgZG9zIGRpcmVpdG9zIGRlIGF1dG9yKToKCmEpIENvbmNlZGUgw6AgVW5pdmVyc2lkYWRlIEZlZGVyYWwgZG8gQ2VhcsOhIG8gZGlyZWl0byBuw6NvLWV4Y2x1c2l2byBkZQpyZXByb2R1emlyLCBjb252ZXJ0ZXIgKGNvbW8gZGVmaW5pZG8gYWJhaXhvKSwgY29tdW5pY2FyIGUvb3UKZGlzdHJpYnVpciBvIGRvY3VtZW50byBlbnRyZWd1ZSAoaW5jbHVpbmRvIG8gcmVzdW1vL2Fic3RyYWN0KSBlbQpmb3JtYXRvIGRpZ2l0YWwgb3UgaW1wcmVzc28gZSBlbSBxdWFscXVlciBtZWlvLgoKYikgRGVjbGFyYSBxdWUgbyBkb2N1bWVudG8gZW50cmVndWUgw6kgc2V1IHRyYWJhbGhvIG9yaWdpbmFsLCBlIHF1ZQpkZXTDqW0gbyBkaXJlaXRvIGRlIGNvbmNlZGVyIG9zIGRpcmVpdG9zIGNvbnRpZG9zIG5lc3RhIGxpY2Vuw6dhLiBEZWNsYXJhIHRhbWLDqW0gcXVlIGEgZW50cmVnYSBkbyBkb2N1bWVudG8gbsOjbyBpbmZyaW5nZSwgdGFudG8gcXVhbnRvIGxoZSDDqSBwb3Nzw612ZWwgc2FiZXIsIG9zIGRpcmVpdG9zIGRlIHF1YWxxdWVyIG91dHJhIHBlc3NvYSBvdSBlbnRpZGFkZS4KCmMpIFNlIG8gZG9jdW1lbnRvIGVudHJlZ3VlIGNvbnTDqW0gbWF0ZXJpYWwgZG8gcXVhbCBuw6NvIGRldMOpbSBvcwpkaXJlaXRvcyBkZSBhdXRvciwgZGVjbGFyYSBxdWUgb2J0ZXZlIGF1dG9yaXphw6fDo28gZG8gZGV0ZW50b3IgZG9zCmRpcmVpdG9zIGRlIGF1dG9yIHBhcmEgY29uY2VkZXIgw6AgVW5pdmVyc2lkYWRlIEZlZGVyYWwgZG8gQ2VhcsOhIG9zIGRpcmVpdG9zIHJlcXVlcmlkb3MgcG9yIGVzdGEgbGljZW7Dp2EsIGUgcXVlIGVzc2UgbWF0ZXJpYWwgY3Vqb3MgZGlyZWl0b3Mgc8OjbyBkZSB0ZXJjZWlyb3MgZXN0w6EgY2xhcmFtZW50ZSBpZGVudGlmaWNhZG8gZSByZWNvbmhlY2lkbyBubyB0ZXh0byBvdSBjb250ZcO6ZG8gZG8gZG9jdW1lbnRvIGVudHJlZ3VlLgoKU2UgbyBkb2N1bWVudG8gZW50cmVndWUgw6kgYmFzZWFkbyBlbSB0cmFiYWxobyBmaW5hbmNpYWRvIG91IGFwb2lhZG8KcG9yIG91dHJhIGluc3RpdHVpw6fDo28gcXVlIG7Do28gYSBVbml2ZXJzaWRhZGUgRmVkZXJhbCBkbyBDZWFyw6EsIGRlY2xhcmEgcXVlIGN1bXByaXUgcXVhaXNxdWVyIG9icmlnYcOnw7VlcyBleGlnaWRhcyBwZWxvIHJlc3BlY3Rpdm8gY29udHJhdG8gb3UKYWNvcmRvLgoKQSBVbml2ZXJzaWRhZGUgRmVkZXJhbCBkbyBDZWFyw6EgaWRlbnRpZmljYXLDoSBjbGFyYW1lbnRlIG8ocykgc2V1IChzKSBub21lIChzKSBjb21vIG8gKHMpIGF1dG9yIChlcykgb3UgZGV0ZW50b3IgKGVzKSBkb3MgZGlyZWl0b3MgZG8gZG9jdW1lbnRvIGVudHJlZ3VlLCBlIG7Do28gZmFyw6EgcXVhbHF1ZXIgYWx0ZXJhw6fDo28sIHBhcmEgYWzDqW0gZGFzIHBlcm1pdGlkYXMgcG9yIGVzdGEgbGljZW7Dp2EuCg==Repositório InstitucionalPUBhttp://www.repositorio.ufc.br/ri-oai/requestbu@ufc.br || repositorio@ufc.bropendoar:2020-08-24T16:05:38Repositório Institucional da Universidade Federal do Ceará (UFC) - Universidade Federal do Ceará (UFC)false |
| dc.title.pt_BR.fl_str_mv |
Pré-processamento de cenários para reconfiguração de roteamento eficiente em MPSOC baseado em NoC tolerante a falhas |
| dc.title.en.pt_BR.fl_str_mv |
Scenarios preprocessing for efficient routing reconfiguration in MPSoC fault tolerance Noc based |
| title |
Pré-processamento de cenários para reconfiguração de roteamento eficiente em MPSOC baseado em NoC tolerante a falhas |
| spellingShingle |
Pré-processamento de cenários para reconfiguração de roteamento eficiente em MPSOC baseado em NoC tolerante a falhas Silveira, Jarbas Aryel Nunes da Teleinformática Topologia irregular Métodos de roteamento |
| title_short |
Pré-processamento de cenários para reconfiguração de roteamento eficiente em MPSOC baseado em NoC tolerante a falhas |
| title_full |
Pré-processamento de cenários para reconfiguração de roteamento eficiente em MPSOC baseado em NoC tolerante a falhas |
| title_fullStr |
Pré-processamento de cenários para reconfiguração de roteamento eficiente em MPSOC baseado em NoC tolerante a falhas |
| title_full_unstemmed |
Pré-processamento de cenários para reconfiguração de roteamento eficiente em MPSOC baseado em NoC tolerante a falhas |
| title_sort |
Pré-processamento de cenários para reconfiguração de roteamento eficiente em MPSOC baseado em NoC tolerante a falhas |
| author |
Silveira, Jarbas Aryel Nunes da |
| author_facet |
Silveira, Jarbas Aryel Nunes da |
| author_role |
author |
| dc.contributor.co-advisor.none.fl_str_mv |
Marcon, César Augusto Missio |
| dc.contributor.author.fl_str_mv |
Silveira, Jarbas Aryel Nunes da |
| dc.contributor.advisor1.fl_str_mv |
Cortez, Paulo César |
| contributor_str_mv |
Cortez, Paulo César |
| dc.subject.por.fl_str_mv |
Teleinformática Topologia irregular Métodos de roteamento |
| topic |
Teleinformática Topologia irregular Métodos de roteamento |
| description |
The latest technologies of integrated circuit manufacturing allow billions of transistors to be arranged on a single chip, enabling us to implement a complex parallel system, which requires a communications architecture with high scalability and high degree of parallelism, such as a Network-on-Chip (NoC). These technologies are very close to physical limitations, which increases the quantity of faults in circuit manufacturing and at runtime. Therefore, it is essential to provide a method for fault recovery that would enable the NoC to operate in the presence of faults and still ensure deadlock-free routing. The preprocessing of the most probable fault scenarios allows us to anticipate the calculation of deadlock-free routing, reducing the time that is necessary to interrupt the system during a fault occurrence. This work proposes a technique that employs the preprocessing of fault scenarios based on forecasting fault tendencies, which is performed with a fault threshold circuit operating in agreement with high-level software. The technique encompasses methods for dissimilarity analysis of scenarios based on cross-correlation measurements of fault link matrices, which allow us to define a reduced and efficient set of fault coverage scenarios. Experimental results employing RTL simulation with synthetic traffic prove the quality of the analytic metrics that are used to select the preprocessed scenarios. Furthermore, the experiments show the efficacy and efficiency of the proposed dissimilarity methods, quantifying the latency penalization when using the coverage scenarios approach |
| publishDate |
2015 |
| dc.date.accessioned.fl_str_mv |
2015-10-09T15:40:52Z |
| dc.date.available.fl_str_mv |
2015-10-09T15:40:52Z |
| dc.date.issued.fl_str_mv |
2015 |
| dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
| dc.type.driver.fl_str_mv |
info:eu-repo/semantics/doctoralThesis |
| format |
doctoralThesis |
| status_str |
publishedVersion |
| dc.identifier.citation.fl_str_mv |
SILVEIRA, J. A. N. Pré-processamento de cenários para reconfiguração de roteamento eficiente em MPSOC baseado em NoC tolerante a falhas. 2015. 86 f. Tese (Doutorado em Engenharia de Teleinformática)–Centro de Tecnologia, Universidade Federal do Ceará, Fortaleza, 2015. |
| dc.identifier.uri.fl_str_mv |
http://www.repositorio.ufc.br/handle/riufc/13376 |
| identifier_str_mv |
SILVEIRA, J. A. N. Pré-processamento de cenários para reconfiguração de roteamento eficiente em MPSOC baseado em NoC tolerante a falhas. 2015. 86 f. Tese (Doutorado em Engenharia de Teleinformática)–Centro de Tecnologia, Universidade Federal do Ceará, Fortaleza, 2015. |
| url |
http://www.repositorio.ufc.br/handle/riufc/13376 |
| dc.language.iso.fl_str_mv |
por |
| language |
por |
| dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
| eu_rights_str_mv |
openAccess |
| dc.source.none.fl_str_mv |
reponame:Repositório Institucional da Universidade Federal do Ceará (UFC) instname:Universidade Federal do Ceará (UFC) instacron:UFC |
| instname_str |
Universidade Federal do Ceará (UFC) |
| instacron_str |
UFC |
| institution |
UFC |
| reponame_str |
Repositório Institucional da Universidade Federal do Ceará (UFC) |
| collection |
Repositório Institucional da Universidade Federal do Ceará (UFC) |
| bitstream.url.fl_str_mv |
http://repositorio.ufc.br/bitstream/riufc/13376/1/2015_tese_jansilveira.pdf http://repositorio.ufc.br/bitstream/riufc/13376/2/license.txt |
| bitstream.checksum.fl_str_mv |
a9fba4ff689db3af8a0aa7785e038080 8c4401d3d14722a7ca2d07c782a1aab3 |
| bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 |
| repository.name.fl_str_mv |
Repositório Institucional da Universidade Federal do Ceará (UFC) - Universidade Federal do Ceará (UFC) |
| repository.mail.fl_str_mv |
bu@ufc.br || repositorio@ufc.br |
| _version_ |
1847793369854509056 |