Conversor analógico-digital assíncrono.

Detalhes bibliográficos
Ano de defesa: 2011
Autor(a) principal: RODRIGUES, Sabiniano Araújo. lattes
Orientador(a): FREIRE, Raimundo Carlos Silvério. lattes
Banca de defesa: PETRAGLIA, Antonio., CATUNDA, Sebastian Yuri Cavalcanti., BOURGUET, Vincent Patrick Marie., BEILLEAU, Nicolas Robert Paul., COSTA, Edson Guedes da.
Tipo de documento: Tese
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Universidade Federal de Campina Grande
Programa de Pós-Graduação: PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA
Departamento: Centro de Engenharia Elétrica e Informática - CEEI
País: Brasil
Palavras-chave em Português:
Área do conhecimento CNPq:
Link de acesso: https://dspace.sti.ufcg.edu.br/handle/riufcg/3296
Resumo: Esta tese se integra na categoria de desenvolvimento de sistemas eletrônicos em circuitos integrados, e tem como objetivo obter um conversor analógico-digital inteiramente controlado pelas atividades do sinal de entrada, e que apresente, na concepção, consumo elétrico reduzido e complexidade baixa. Para tanto, foi definido o projeto de um conversor analógico-digital assíncrono, com uma amostragem irregular do tipo “amostragem por cruzamento de níveis”, que é uma amostragem não uniforme no tempo. Neste trabalho, então, é apresentado um conversor analógico-digital de 8 bits que opera sem relógio, com uma arquitetura do tipo dobramento (folding). A primeira parte do trabalho consistiu no projeto do circuito do conversor em uma tecnologia CMOS padrão de 0,35 μm, com uma tensão de alimentação de 3,3 V. Por simulação, obteve-se desse conversor de 8 bits, uma relação sinalruído mais distorção (SNDR) de 58 dB, com um consumo de 35 mW. O circuito do conversor proposto também foi comparado, por simulação, com um conversor de canal (pipeline) similar, funcionando em tempo-contínuo, de 8 bits, com 1 bit por estágio, projetado com a mesma tecnologia, que obteve 50 dB para a SNDR. A segunda parte do trabalho consistiu na confecção do leiaute do circuito e na comprovação, por simulações a partir do leiaute, dos valores projetados de SNDR e de consumo do conversor proposto. As principais aplicações para um conversor assíncrono são aquelas nas quais a atividade do sinal analógico não é constante durante todo o período de conversão. Neste trabalho foi focalizada a aplicação deste tipo de conversor em espectrometria de raios gamma, na qual os eventos ocorrem aleatoriamente com distribuição de Poisson.
id UFCG_1d16ab5db80028f1cd9f61584960f4f6
oai_identifier_str oai:dspace.sti.ufcg.edu.br:riufcg/3296
network_acronym_str UFCG
network_name_str Biblioteca Digital de Teses e Dissertações da UFCG
repository_id_str
spelling FREIRE, Raimundo Carlos Silvério.FREIRE, R. C. S.http://lattes.cnpq.br/4016576596215504PETRAGLIA, Antonio.CATUNDA, Sebastian Yuri Cavalcanti.BOURGUET, Vincent Patrick Marie.BEILLEAU, Nicolas Robert Paul.COSTA, Edson Guedes da.RODRIGUES, S. A.http://lattes.cnpq.br/2501659616656040RODRIGUES, Sabiniano Araújo.Esta tese se integra na categoria de desenvolvimento de sistemas eletrônicos em circuitos integrados, e tem como objetivo obter um conversor analógico-digital inteiramente controlado pelas atividades do sinal de entrada, e que apresente, na concepção, consumo elétrico reduzido e complexidade baixa. Para tanto, foi definido o projeto de um conversor analógico-digital assíncrono, com uma amostragem irregular do tipo “amostragem por cruzamento de níveis”, que é uma amostragem não uniforme no tempo. Neste trabalho, então, é apresentado um conversor analógico-digital de 8 bits que opera sem relógio, com uma arquitetura do tipo dobramento (folding). A primeira parte do trabalho consistiu no projeto do circuito do conversor em uma tecnologia CMOS padrão de 0,35 μm, com uma tensão de alimentação de 3,3 V. Por simulação, obteve-se desse conversor de 8 bits, uma relação sinalruído mais distorção (SNDR) de 58 dB, com um consumo de 35 mW. O circuito do conversor proposto também foi comparado, por simulação, com um conversor de canal (pipeline) similar, funcionando em tempo-contínuo, de 8 bits, com 1 bit por estágio, projetado com a mesma tecnologia, que obteve 50 dB para a SNDR. A segunda parte do trabalho consistiu na confecção do leiaute do circuito e na comprovação, por simulações a partir do leiaute, dos valores projetados de SNDR e de consumo do conversor proposto. As principais aplicações para um conversor assíncrono são aquelas nas quais a atividade do sinal analógico não é constante durante todo o período de conversão. Neste trabalho foi focalizada a aplicação deste tipo de conversor em espectrometria de raios gamma, na qual os eventos ocorrem aleatoriamente com distribuição de Poisson.The aim of this thesis is contribute in the category of integrated complex circuits systems development, the main objective is to present the design of a clockless analog-todigital converter, with the features of low-power consumption and low-complexity. For this, it was defined the project of an asynchronous analog-to-digital converter, with an irregular sampling process, the “crossing levels sampling”, that is a non-uniform sampling in the time. This thesis presents an 8 bits clockless analog-to-digital converter project, based on a folding architecture. The first part of the work is based on the converter project in the CMOS 0,35 μm technology standard, with a supply voltage of 3,3 V. The simulation results of this 8 bits converter presented a Signal-to-Noise and Distortion Ratio (SNDR) of 58 dB, with a power consumption of 35 mW. The proposed converter circuit was also compared by simulations, with a similar pipeline converter, operating in continuous time, with 8 bits, and 1 bit per stage, designed with the same technology standard, and obtained a SNDR of 50 dB. The second part of the work was the circuit layout conception and validation, based on simulations from the designed layout for the SNDR projected value and the desired power consumption. The main applications for an asynchronous converter are those where the activity of the analog signal is not constant during all the conversion period. In this work was focused the application of this type of converter in spectrometry of gamma rays, in which the events occur randomly with Poissonian distribution.Submitted by Deyse Queiroz (deysequeirozz@hotmail.com) on 2019-03-29T12:27:40Z No. of bitstreams: 1 SABINIANO ARAÚJO RODRIGUES - TESE PPGEE 2011..pdf: 4265441 bytes, checksum: 842ba7d1017baf9ce0edf3cf7eed1e68 (MD5)Made available in DSpace on 2019-03-29T12:27:40Z (GMT). No. of bitstreams: 1 SABINIANO ARAÚJO RODRIGUES - TESE PPGEE 2011..pdf: 4265441 bytes, checksum: 842ba7d1017baf9ce0edf3cf7eed1e68 (MD5) Previous issue date: 2011-11-28Universidade Federal de Campina GrandePÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICAUFCGBrasilCentro de Engenharia Elétrica e Informática - CEEIEngenharia Elétrica.Conversor Analógico-Digital.Tempo Contínuo.Sem Relógio.Assíncrono.CMOS.Analog-Digital Converter.Continuous Time.Without Clock.Asynchronous.Conversor analógico-digital assíncrono.Asynchronous analog-to-digital converter.2011-11-282019-03-29T12:27:40Z2019-03-292019-03-29T12:27:40Zhttps://dspace.sti.ufcg.edu.br/handle/riufcg/3296RODRIGUES, Sabiniano Araújo. 2011. 138f. Tese (Doutorado em Engenharia Elétrica), Programa de Pós-Graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba Brasil, 2011.info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisporinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFCGinstname:Universidade Federal de Campina Grande (UFCG)instacron:UFCGTEXTSABINIANO ARAÚJO RODRIGUES - TESE PPGEE 2011.pdf.txtSABINIANO ARAÚJO RODRIGUES - TESE PPGEE 2011.pdf.txttext/plain209183https://dspace.sti.ufcg.edu.br/bitstream/riufcg/3296/4/SABINIANO+ARA%C3%9AJO+RODRIGUES+-+TESE+PPGEE+2011.pdf.txt5ea2b25978fba3a1f469314f519fb8baMD54ORIGINALSABINIANO ARAÚJO RODRIGUES - TESE PPGEE 2011.pdfSABINIANO ARAÚJO RODRIGUES - TESE PPGEE 2011.pdfapplication/pdf2926330https://dspace.sti.ufcg.edu.br/bitstream/riufcg/3296/3/SABINIANO+ARA%C3%9AJO+RODRIGUES+-+TESE+PPGEE+2011.pdf4521254081813a1a4c65bb1951b176c8MD53LICENSElicense.txtlicense.txttext/plain; charset=utf-81748https://dspace.sti.ufcg.edu.br/bitstream/riufcg/3296/2/license.txt8a4605be74aa9ea9d79846c1fba20a33MD52riufcg/32962025-07-24 03:54:31.714oai:dspace.sti.ufcg.edu.br:riufcg/3296Tk9URTogUExBQ0UgWU9VUiBPV04gTElDRU5TRSBIRVJFClRoaXMgc2FtcGxlIGxpY2Vuc2UgaXMgcHJvdmlkZWQgZm9yIGluZm9ybWF0aW9uYWwgcHVycG9zZXMgb25seS4KCk5PTi1FWENMVVNJVkUgRElTVFJJQlVUSU9OIExJQ0VOU0UKCkJ5IHNpZ25pbmcgYW5kIHN1Ym1pdHRpbmcgdGhpcyBsaWNlbnNlLCB5b3UgKHRoZSBhdXRob3Iocykgb3IgY29weXJpZ2h0Cm93bmVyKSBncmFudHMgdG8gRFNwYWNlIFVuaXZlcnNpdHkgKERTVSkgdGhlIG5vbi1leGNsdXNpdmUgcmlnaHQgdG8gcmVwcm9kdWNlLAp0cmFuc2xhdGUgKGFzIGRlZmluZWQgYmVsb3cpLCBhbmQvb3IgZGlzdHJpYnV0ZSB5b3VyIHN1Ym1pc3Npb24gKGluY2x1ZGluZwp0aGUgYWJzdHJhY3QpIHdvcmxkd2lkZSBpbiBwcmludCBhbmQgZWxlY3Ryb25pYyBmb3JtYXQgYW5kIGluIGFueSBtZWRpdW0sCmluY2x1ZGluZyBidXQgbm90IGxpbWl0ZWQgdG8gYXVkaW8gb3IgdmlkZW8uCgpZb3UgYWdyZWUgdGhhdCBEU1UgbWF5LCB3aXRob3V0IGNoYW5naW5nIHRoZSBjb250ZW50LCB0cmFuc2xhdGUgdGhlCnN1Ym1pc3Npb24gdG8gYW55IG1lZGl1bSBvciBmb3JtYXQgZm9yIHRoZSBwdXJwb3NlIG9mIHByZXNlcnZhdGlvbi4KCllvdSBhbHNvIGFncmVlIHRoYXQgRFNVIG1heSBrZWVwIG1vcmUgdGhhbiBvbmUgY29weSBvZiB0aGlzIHN1Ym1pc3Npb24gZm9yCnB1cnBvc2VzIG9mIHNlY3VyaXR5LCBiYWNrLXVwIGFuZCBwcmVzZXJ2YXRpb24uCgpZb3UgcmVwcmVzZW50IHRoYXQgdGhlIHN1Ym1pc3Npb24gaXMgeW91ciBvcmlnaW5hbCB3b3JrLCBhbmQgdGhhdCB5b3UgaGF2ZQp0aGUgcmlnaHQgdG8gZ3JhbnQgdGhlIHJpZ2h0cyBjb250YWluZWQgaW4gdGhpcyBsaWNlbnNlLiBZb3UgYWxzbyByZXByZXNlbnQKdGhhdCB5b3VyIHN1Ym1pc3Npb24gZG9lcyBub3QsIHRvIHRoZSBiZXN0IG9mIHlvdXIga25vd2xlZGdlLCBpbmZyaW5nZSB1cG9uCmFueW9uZSdzIGNvcHlyaWdodC4KCklmIHRoZSBzdWJtaXNzaW9uIGNvbnRhaW5zIG1hdGVyaWFsIGZvciB3aGljaCB5b3UgZG8gbm90IGhvbGQgY29weXJpZ2h0LAp5b3UgcmVwcmVzZW50IHRoYXQgeW91IGhhdmUgb2J0YWluZWQgdGhlIHVucmVzdHJpY3RlZCBwZXJtaXNzaW9uIG9mIHRoZQpjb3B5cmlnaHQgb3duZXIgdG8gZ3JhbnQgRFNVIHRoZSByaWdodHMgcmVxdWlyZWQgYnkgdGhpcyBsaWNlbnNlLCBhbmQgdGhhdApzdWNoIHRoaXJkLXBhcnR5IG93bmVkIG1hdGVyaWFsIGlzIGNsZWFybHkgaWRlbnRpZmllZCBhbmQgYWNrbm93bGVkZ2VkCndpdGhpbiB0aGUgdGV4dCBvciBjb250ZW50IG9mIHRoZSBzdWJtaXNzaW9uLgoKSUYgVEhFIFNVQk1JU1NJT04gSVMgQkFTRUQgVVBPTiBXT1JLIFRIQVQgSEFTIEJFRU4gU1BPTlNPUkVEIE9SIFNVUFBPUlRFRApCWSBBTiBBR0VOQ1kgT1IgT1JHQU5JWkFUSU9OIE9USEVSIFRIQU4gRFNVLCBZT1UgUkVQUkVTRU5UIFRIQVQgWU9VIEhBVkUKRlVMRklMTEVEIEFOWSBSSUdIVCBPRiBSRVZJRVcgT1IgT1RIRVIgT0JMSUdBVElPTlMgUkVRVUlSRUQgQlkgU1VDSApDT05UUkFDVCBPUiBBR1JFRU1FTlQuCgpEU1Ugd2lsbCBjbGVhcmx5IGlkZW50aWZ5IHlvdXIgbmFtZShzKSBhcyB0aGUgYXV0aG9yKHMpIG9yIG93bmVyKHMpIG9mIHRoZQpzdWJtaXNzaW9uLCBhbmQgd2lsbCBub3QgbWFrZSBhbnkgYWx0ZXJhdGlvbiwgb3RoZXIgdGhhbiBhcyBhbGxvd2VkIGJ5IHRoaXMKbGljZW5zZSwgdG8geW91ciBzdWJtaXNzaW9uLgo=Biblioteca Digital de Teses e Dissertaçõeshttp://bdtd.ufcg.edu.br/PUBhttp://dspace.sti.ufcg.edu.br:8080/oai/requestbdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.bropendoar:48512025-07-24T06:54:31Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG)false
dc.title.pt_BR.fl_str_mv Conversor analógico-digital assíncrono.
dc.title.alternative.pt_BR.fl_str_mv Asynchronous analog-to-digital converter.
title Conversor analógico-digital assíncrono.
spellingShingle Conversor analógico-digital assíncrono.
RODRIGUES, Sabiniano Araújo.
Engenharia Elétrica.
Conversor Analógico-Digital.
Tempo Contínuo.
Sem Relógio.
Assíncrono.
CMOS.
Analog-Digital Converter.
Continuous Time.
Without Clock.
Asynchronous.
title_short Conversor analógico-digital assíncrono.
title_full Conversor analógico-digital assíncrono.
title_fullStr Conversor analógico-digital assíncrono.
title_full_unstemmed Conversor analógico-digital assíncrono.
title_sort Conversor analógico-digital assíncrono.
author RODRIGUES, Sabiniano Araújo.
author_facet RODRIGUES, Sabiniano Araújo.
author_role author
dc.contributor.advisor1.fl_str_mv FREIRE, Raimundo Carlos Silvério.
dc.contributor.advisor1ID.fl_str_mv FREIRE, R. C. S.
dc.contributor.advisor1Lattes.fl_str_mv http://lattes.cnpq.br/4016576596215504
dc.contributor.referee1.fl_str_mv PETRAGLIA, Antonio.
dc.contributor.referee2.fl_str_mv CATUNDA, Sebastian Yuri Cavalcanti.
dc.contributor.referee3.fl_str_mv BOURGUET, Vincent Patrick Marie.
dc.contributor.referee4.fl_str_mv BEILLEAU, Nicolas Robert Paul.
dc.contributor.referee5.fl_str_mv COSTA, Edson Guedes da.
dc.contributor.authorID.fl_str_mv RODRIGUES, S. A.
dc.contributor.authorLattes.fl_str_mv http://lattes.cnpq.br/2501659616656040
dc.contributor.author.fl_str_mv RODRIGUES, Sabiniano Araújo.
contributor_str_mv FREIRE, Raimundo Carlos Silvério.
PETRAGLIA, Antonio.
CATUNDA, Sebastian Yuri Cavalcanti.
BOURGUET, Vincent Patrick Marie.
BEILLEAU, Nicolas Robert Paul.
COSTA, Edson Guedes da.
dc.subject.cnpq.fl_str_mv Engenharia Elétrica.
topic Engenharia Elétrica.
Conversor Analógico-Digital.
Tempo Contínuo.
Sem Relógio.
Assíncrono.
CMOS.
Analog-Digital Converter.
Continuous Time.
Without Clock.
Asynchronous.
dc.subject.por.fl_str_mv Conversor Analógico-Digital.
Tempo Contínuo.
Sem Relógio.
Assíncrono.
CMOS.
Analog-Digital Converter.
Continuous Time.
Without Clock.
Asynchronous.
description Esta tese se integra na categoria de desenvolvimento de sistemas eletrônicos em circuitos integrados, e tem como objetivo obter um conversor analógico-digital inteiramente controlado pelas atividades do sinal de entrada, e que apresente, na concepção, consumo elétrico reduzido e complexidade baixa. Para tanto, foi definido o projeto de um conversor analógico-digital assíncrono, com uma amostragem irregular do tipo “amostragem por cruzamento de níveis”, que é uma amostragem não uniforme no tempo. Neste trabalho, então, é apresentado um conversor analógico-digital de 8 bits que opera sem relógio, com uma arquitetura do tipo dobramento (folding). A primeira parte do trabalho consistiu no projeto do circuito do conversor em uma tecnologia CMOS padrão de 0,35 μm, com uma tensão de alimentação de 3,3 V. Por simulação, obteve-se desse conversor de 8 bits, uma relação sinalruído mais distorção (SNDR) de 58 dB, com um consumo de 35 mW. O circuito do conversor proposto também foi comparado, por simulação, com um conversor de canal (pipeline) similar, funcionando em tempo-contínuo, de 8 bits, com 1 bit por estágio, projetado com a mesma tecnologia, que obteve 50 dB para a SNDR. A segunda parte do trabalho consistiu na confecção do leiaute do circuito e na comprovação, por simulações a partir do leiaute, dos valores projetados de SNDR e de consumo do conversor proposto. As principais aplicações para um conversor assíncrono são aquelas nas quais a atividade do sinal analógico não é constante durante todo o período de conversão. Neste trabalho foi focalizada a aplicação deste tipo de conversor em espectrometria de raios gamma, na qual os eventos ocorrem aleatoriamente com distribuição de Poisson.
publishDate 2011
dc.date.issued.fl_str_mv 2011-11-28
dc.date.accessioned.fl_str_mv 2019-03-29T12:27:40Z
dc.date.available.fl_str_mv 2019-03-29
2019-03-29T12:27:40Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/doctoralThesis
format doctoralThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://dspace.sti.ufcg.edu.br/handle/riufcg/3296
dc.identifier.citation.fl_str_mv RODRIGUES, Sabiniano Araújo. 2011. 138f. Tese (Doutorado em Engenharia Elétrica), Programa de Pós-Graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba Brasil, 2011.
url https://dspace.sti.ufcg.edu.br/handle/riufcg/3296
identifier_str_mv RODRIGUES, Sabiniano Araújo. 2011. 138f. Tese (Doutorado em Engenharia Elétrica), Programa de Pós-Graduação em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba Brasil, 2011.
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Federal de Campina Grande
dc.publisher.program.fl_str_mv PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA
dc.publisher.initials.fl_str_mv UFCG
dc.publisher.country.fl_str_mv Brasil
dc.publisher.department.fl_str_mv Centro de Engenharia Elétrica e Informática - CEEI
publisher.none.fl_str_mv Universidade Federal de Campina Grande
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFCG
instname:Universidade Federal de Campina Grande (UFCG)
instacron:UFCG
instname_str Universidade Federal de Campina Grande (UFCG)
instacron_str UFCG
institution UFCG
reponame_str Biblioteca Digital de Teses e Dissertações da UFCG
collection Biblioteca Digital de Teses e Dissertações da UFCG
bitstream.url.fl_str_mv https://dspace.sti.ufcg.edu.br/bitstream/riufcg/3296/4/SABINIANO+ARA%C3%9AJO+RODRIGUES+-+TESE+PPGEE+2011.pdf.txt
https://dspace.sti.ufcg.edu.br/bitstream/riufcg/3296/3/SABINIANO+ARA%C3%9AJO+RODRIGUES+-+TESE+PPGEE+2011.pdf
https://dspace.sti.ufcg.edu.br/bitstream/riufcg/3296/2/license.txt
bitstream.checksum.fl_str_mv 5ea2b25978fba3a1f469314f519fb8ba
4521254081813a1a4c65bb1951b176c8
8a4605be74aa9ea9d79846c1fba20a33
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG)
repository.mail.fl_str_mv bdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.br
_version_ 1863363413276622848